专利名称：用于使图形密度加倍的方法
技术领域：
本发明一般而言涉及用于形成集成电路结构的方法，更具体而言，涉及利用掺杂 的硅芯部(mandrel)的侧壁构图下伏的层的方法。
背景技术：
集成电路的制造通常需要在同一芯片上形成多个图形，包括亚光刻图形。例如，对 于互补金属氧化物半导体(CMOS)技术的持续按比例缩小，鳍片型场效应晶体管(FinFET) 已发展为有前途的新途径。侧壁间隔物图形转移(SIT)是用于超出光刻的印刷能力而形成 窄鳍片的常用方法之一。常规SIT方法将所有的鳍片形成为跨芯片具有相同的宽度。然而， 一些应用需要在同一芯片上具有不同宽度的鳍片。例如，在同一芯片上的各种FinFET器件 可能需要用于不同阈值电压的不同鳍片宽度。在另一实例中，FinFET器件可能与诸如三栅 器件或平面器件的其他器件形成在同一芯片上，这些其他器件需要与用于FinFET器件的 鳍片宽度不同的鳍片宽度。
发明内容
鉴于上述情况，这里公开了在主层上沉积未掺杂的硅层的各种方法。一个实施例 在所述未掺杂的硅层上沉积帽层。该实施例构图在所述帽层上的掩蔽层，并且所述掩蔽层 具有开口。该实施例通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分 和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部。该实施例去除所述光致抗蚀 剂层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部。该实施例在这 样的工艺中将杂质并入所述硅芯部的侧壁中，该工艺使得所述硅芯部的侧壁部分掺杂有杂 质并使至少部分所述硅芯部的中心部分未掺杂。在单独的硅芯部内，所述硅芯部的所述中 心部分位于所述硅芯部的所述侧壁部分之间。该实施例去除所述帽层芯部而留下位于所述 主层上的所述硅芯部。该实施例执行选择性材料去除工艺，以去除所述硅芯部的所述中心 部分并使所述硅芯部的所述侧壁部分留在所述主层上。该实施例使用所述硅芯部的所述侧 壁部分作为构图掩模而至少构图所述主层。该实施例去除所述硅芯部的所述侧壁部分以至 少留下构图后的所述主层。另一实施例包括在主层上沉积未掺杂的硅层的方法。该实施例在所述未掺杂的硅 层上沉积帽层。该实施例构图在所述帽层上的掩蔽层，并且所述掩蔽层具有开口。该实施 例通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对 应部分而将所述未掺杂的硅层构图成硅芯部。所述开口被分隔以使所述硅芯部中的一些被 形成为不同的尺寸。该实施例去除所述光致抗蚀剂层，以留下位于所述主层上的所述硅芯 部以及所述硅芯部上的帽层芯部。该实施例在这样的工艺中将杂质并入所述硅芯部的侧壁 中，该工艺使得所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部 分未掺杂。在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部 分之间。该实施例去除所述帽层芯部而留下位于所述主层上的所述硅芯部。该实施例执行
5选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分 留在所述主层上。该实施例使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述 主层。该实施例去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。还公开了一种在主层上沉积未掺杂的硅层的方法。一种方法在所述未掺杂的硅层 上沉积帽层。该方法构图在所述帽层上的掩蔽层，并且所述掩蔽层具有开口。该方法通过 去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对应部分 而将所述未掺杂的硅层构图成硅芯部。所述开口被分隔以使所述硅芯部中的一些被形成为 不同的尺寸。该方法去除所述掩蔽层，以留下位于所述主层上的所述硅芯部以及所述硅芯 部上的帽层芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使得所 述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。在单独 的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间。所述硅芯 部中的一些不具有未掺杂的所述中心部分，而仅具有被掺杂的所述侧壁部分。该方法去除 所述帽层芯部而留下位于所述主层上的所述硅芯部。该方法执行选择性材料去除工艺，以 去除所述硅芯部的所述中心部分并使所述硅芯部的不同尺寸的侧壁部分留在所述主层上。 相对于具有所述中心部分的所述硅芯部的较小侧壁部分，不具有未掺杂的所述中心部分而 仅仅具有被掺杂的侧壁部分的所述硅芯部包括较大的侧壁部分。该方法使用所述硅芯部的 所述不同尺寸的侧壁部分作为构图掩模而至少构图所述主层。该方法去除所述硅芯部的所 述侧壁部分以至少留下构图后的所述主层。这里公开的另一种方法在主层上沉积未掺杂的硅层。一个实施例在所述未掺杂的 硅层上沉积氮化物帽层。该实施例构图在所述帽层上的有机掩蔽层，并且所述掩蔽层具有 开口。该实施例通过执行蚀刻工艺去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅 层的部分和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部。所述开口被分隔以 便所述硅芯部中的一些被形成为不同的尺寸。该实施例去除所述掩蔽层，以留下位于所述 主层上的所述硅芯部以及所述硅芯部上的帽层芯部。该实施例在这样的工艺中将硼杂质注 入所述硅芯部的侧壁中，该工艺使得所述硅芯部的侧壁部分掺杂有杂质并使至少部分所述 硅芯部的中心部分未掺杂。在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯 部的所述侧壁部分之间。一些所述硅芯部不具有未掺杂的所述中心部分，而仅具有被掺杂 的所述侧壁部分。该实施例去除所述帽层芯部而留下位于所述主层上的所述硅芯部。该实 施例执行选择性氨蚀刻材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部 的不同尺寸的侧壁部分留在所述主层上。相对于具有所述中心部分的所述硅芯部的较小侧 壁部分，所述硅芯部中的不具有未掺杂的所述中心部分而仅仅具有被掺杂的侧壁部分的硅 芯部包括较大的侧壁部分。该实施例使用所述硅芯部的所述不同尺寸的侧壁部分作为构图 掩模而至少构图所述主层。该实施例去除所述硅芯部的所述侧壁部分以至少留下构图后的 所述主层。
通过参考附图给出的以下详细描述将更好地理解本发明的实施例，这些附图未必 按比例绘制，其中图1是根据这里的实施例的部分完成的集成电路结构的示意性截面图2是根据这里的实施例的部分完成的集成电路结构的示意性截面图；图3是根据这里的实施例的部分完成的集成电路结构的示意性截面图；图4是示例硼等离子体掺杂浓度与杂质注入深度之间的关系的图；图5是根据这里的实施例的部分完成的集成电路结构的示意性截面图；图6是根据这里的实施例的部分完成的集成电路结构的示意性截面图；图7是根据这里的实施例的部分完成的集成电路结构的示意性截面图；图8是通过这里的实施例实现的构图的显微镜照片；以及图9是示例根据这里的实施例的方法的流程图。
具体实施例方式如上所述，常规SIT方法将所有的鳍片形成为跨芯片具有相同的宽度。然而，一些 应用需要在同一芯片上具有不同宽度的鳍片。由此，这里的实施例利用在这样的工艺中将 杂质注入到不同尺寸的硅芯部的侧壁中的方法，所述工艺使得硅芯部的侧壁部分掺杂有杂 质并使至少部分所述硅芯部的中心部分未掺杂。该方法执行选择性材料去除工艺，以去除 硅芯部的中心部分并使硅芯部的侧壁部分留在主层上。至少部分相对较窄的硅芯部没有足够宽到具有任何未掺杂的中心部分，而仅仅具 有被掺杂的侧壁部分(该硅芯部跨过其整个宽度被全部掺杂)。该现象的发生原因在于，在 相对较窄的硅芯部中，被注入的部分(侧壁)的宽度大于硅芯部的宽度的一半，在这里侧壁 部分彼此成对地邻接，使得整个相对较窄的硅芯部包含注入的杂质。接下来，该方法使用硅 芯部的侧壁部分作为构图掩模来至少构图主层，并去除硅芯部的侧壁部分而至少留下构图 后的主层。更具体而言，如图1-9中的截面图所示，这里公开了形成亚光刻结构的各种方法， 所述方法始于在衬垫层(这里有时称为主层)106上沉积未掺杂的硅层108 (未掺杂的非晶 硅或未掺杂的多晶硅)并在未掺杂的硅层108上沉积硬帽层110(例如，氮化物等等)(图 1)。图1还示例出衬底100-104，主层106形成在衬底100-104上。衬底100-104包括基 层100、掩埋氧化物(BOX)层102和绝缘体上硅(SOI)层104 (最终将被构图成鳍片)。替 代地，衬底104可包括任何其他半导体材料，例如，硅、锗、硅锗、碳化硅、III-V化合物半导 体(例如，GaAs)和II-VI化合物半导体(例如，CdSe)。该衬底还可包括有机半导体或多 层半导体，例如，Si/SiGe、绝缘体上硅或绝缘体上SiGe。部分或全部半导体衬底可以为非 晶、多晶或单晶。除了上述类型的半导体衬底之外，本发明中采用的半导体衬底还包括混合 取向(HOT)半导体衬底，其中HOT衬底具有不同的结晶取向的表面区域。半导体衬底可以 被掺杂、未掺杂、或在其中包含被掺杂的区域和未掺杂的区域。半导体衬底可在其中包含具 有应变的区域和不具有应变的区域，或者包含拉伸应变的区域和压缩应变的区域。半导体 衬底还可以包括先前形成的图形(未示出)。本领域普通技术人员公知用于形成这样的结 构的工艺和材料，这里不对其进行详细讨论。例如，形成工艺可包括化学气相沉积(CVD)、等 离子体增强化学气相沉积(PECVD)、化学溶液沉积、蒸发和原子层沉积(ALD)等等。如图2所示，使用包括曝光、显影等等的常规抗蚀剂工艺，在帽层110上构图掩蔽 层124 (例如，光致抗蚀剂等等)。通过执行材料去除工艺(例如，反应离子蚀刻、离子束蚀 刻、等离子体蚀刻、激光烧蚀等等)以去除由光致抗蚀剂层124暴露的未掺杂的硅层108的部分和帽层110的对应部分，将未掺杂的硅层108构图成硅芯部120、126。光致抗蚀剂层124中的开口 128被分隔，以便至少一些硅芯部120、126被形成为 不同的尺寸。然后去除光致抗蚀剂层124，以留下位于主层106上的硅芯部120、126以及硅 芯部120、126上的帽层部分(例如，帽层芯部122)。如图3所示，然后，该方法在这样的工艺中将杂质(例如，硼、铟等等)注入到硅芯 部120、126的侧壁中，该工艺使得硅芯部120、126的侧壁部分130掺杂有杂质并使至少部 分的硅芯部120、126的中心部分132未掺杂。在其宽度足以形成这样的部分的单独的硅芯 部120、126内，硅芯部120、126的“中心部分” 132位于硅芯部120、126的“侧壁”部分130 之间。引入杂质的工艺可包括，例如，倾斜离子注入工艺、气相掺杂、等离子体掺杂、等离子 体浸入离子注入、簇(cluster)掺杂、浸剂(infusion)掺杂、液相掺杂、固相掺杂等等。在 图4中示出了可以使用的等离子体掺杂浓度和杂质注入深度的一个实例。这里的一些实施例将所有的硅芯部形成为相同的尺寸(具有相同的宽度Wl或 w2(图2))；而其他实施例将形成为具有不同的宽度(wl和w2)。如果形成不同宽度的硅芯 部，至少一些相对较窄的硅芯部120不足够宽，从而不具有未掺杂的中心部分132，仅仅具 有被掺杂的侧壁部分130。该现象的发生原因在于，在相对较窄的硅芯部120中，被注入的 部分(侧壁)130的宽度大于硅芯部120的宽度wl的一半。在这样的芯部120中，侧壁部 分130彼此成对地邻接，使得整个相对较窄的硅芯部120包含注入的杂质。将被掺杂的部 分定义为包含浓度大于特定值(例如，IO18CnT3)的杂质的部分，且将未掺杂的部分定义为杂 质浓度显著小于特定值(例如，IO18cnT3)的部分。接下来，如图5所示，该方法去除帽层110，从而留下在主层106上不受保护的硅芯 部120、126。在图6中，执行选择性蚀刻材料去除工艺(例如，利用包含氨的水溶液的蚀刻 工艺)，以去除硅芯部120、126的未掺杂的中心部分132并使硅芯部120、126的侧壁部分 130留在主层106上。对于形成不同宽度的硅芯部120、126的实施例，该工艺使硅芯部的不同尺寸的侧 壁部分130留在主层106上。相对于硅芯部126的被(现在被去除的)中心部分132分隔 的较小的单独的侧壁部分130，不具有未掺杂的中心部分132 (而仅仅具有被掺杂的邻接的 侧壁部分130)的部分硅芯部120实际上包括较大的结合的侧壁部分130。较大的结合的侧 壁部分130最大可以为单独的侧壁部分130的两倍那么大。在主层106上留下侧壁部分130的情况下，该方法然后使用硅芯部120、126的不 同尺寸的侧壁部分130作为构图掩模来至少构图主层106。例如，该工艺还可以构图位于主 层104之下(相对于未掺杂的硅层108)的衬底104。然后，去除硅芯部120、126的侧壁部 分130，以至少留下构图后的主层106 (和衬底104)，如图7所示。光致抗蚀剂中的开口具有 与当前已知的现有技术状态的最小光致抗蚀剂开口尺寸相当的尺寸，允许在主层106(和 衬底100-104)中构图的结构为“亚光刻”尺寸。在图8中示例出相对较窄的多晶硅鳍片和 相对较宽的多晶硅鳍片的示例性显微镜照片。还在图9中以流程图的形式示出了这里利用的方法。更具体而言，在项目200中， 该流程始于在衬垫层上沉积未掺杂的硅层(未掺杂的非晶硅或未掺杂的多晶硅)。在项目 202中，该方法在未掺杂的硅层上沉积硬帽层(例如，氮化物等等)。然后，在项目204中， 在帽层上构图有机光致抗蚀剂层(例如，有机物等等)。
在项目206中，通过执行材料去除工艺(例如，蚀刻等等)以去除由光致抗蚀剂层 中的开口暴露的未掺杂的硅层的部分和帽层的对应部分，从而将未掺杂的硅层构图成硅芯 部。光致抗蚀剂层中的开口被分隔，以便将硅芯部中的至少一些形成为不同的尺寸。然后， 在项目208中，去除光致抗蚀剂层，以留下位于主层上的硅芯部以及硅芯部上的帽层部分 (例如，帽层芯部)。然后，在项目210中，该方法在这样的工艺中将杂质(例如，硼)注入硅芯部的侧 壁中，该工艺使得硅芯部的侧壁部分掺杂有杂质并使至少部分的硅芯部的中心部分未掺 杂。在其宽度足以形成这样的部分的单独的硅芯部内，硅芯部的“中心部分”位于硅芯部的 “侧壁”部分之间。注入工艺210可包括，例如，倾斜离子注入工艺、等离子体浸入离子注入寸寸。这里的一些实施例将所有的硅芯部形成为相同的尺寸(具有相同的宽度)；而其 他实施例将形成为具有不同的宽度。如果形成不同宽度的硅芯部，至少部分相对较窄的硅 芯部不足够宽，从而不具有未掺杂的中心部分，仅仅具有被掺杂的侧壁部分。该现象的发生 原因在于，在相对较窄的硅芯部中，被注入的部分(侧壁)的宽度大于硅芯部的宽度的一 半，在这样的芯部中，侧壁部分彼此成对地邻接，使得整个相对较窄的硅芯部包含注入的杂 质。接下来，在项目212中，该方法去除帽层芯部，从而留下在主层上不受保护的硅芯 部。在项目214中，执行选择性蚀刻材料去除工艺(例如，氨蚀刻)，以去除硅芯部的未掺杂 的中心部分并使硅芯部的侧壁部分留在主层上。对于形成不同宽度的硅芯部的实施例，该工艺使硅芯部的不同尺寸的侧壁部分留 在主层上。相对于硅芯部的被(现在被去除的)中心部分分隔的较小的单独的侧壁部分， 不具有未掺杂的中心部分(而仅仅具有被掺杂的邻接的侧壁部分)的一些硅芯部实际上包 括较大的结合的侧壁部分。在项目216中，在主层上留下侧壁部分的条件下，该方法然后使用硅芯部的不同 尺寸的侧壁部分作为构图掩模来至少构图主层。例如，该工艺还可以构图位于主层之下 (相对于未掺杂的硅层)的衬底。然后，在项目218中，去除硅芯部的侧壁部分，以至少留下 构图后的主层(和衬底)。光致抗蚀剂中的开口具有与当前已知的现有技术状态的最小光 致抗蚀剂开口尺寸相当的尺寸，允许在主层(和衬底)中构图的结构为“亚光刻”尺寸。制造商可以以原晶片形式(即，作为具有多个未封装的芯片的单个晶片)作为裸 芯或者以封装形式分配所产生的集成电路芯片。在后一情况下，该芯片被安装在单芯片封 装(例如，塑性载体，其引线被固定到母板或其他更高级别的载体)中或多芯片封装(例 如，陶瓷载体，其具有表面互连或掩埋互连中的一者或两者)中。在任何情况下，接着使芯 片与其他芯片、分立电路元件和/或其他信号处理器件集成，作为(a)诸如母板的中间产 品或(b)最终产品的一部分。该最终产品可以是包括集成电路芯片的任何产品，其范围从 玩具和其他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产
P
ΡΠ O应理解，在下面的权利要求中的所有方式或步骤加功能要素的对应结构、材料、动 作和等价物旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任 何结构、材料或动作。另外，应理解，已为了示例和说明的目的而给出了本发明的以上说明，
9但其不旨在穷举性的或将本发明限制为所公开的形式。对于本领域普通技术人员而言，许 多修改和变化是显而易见的而不脱离本发明的精神和范围。为了最好地解释本发明的原理 和实际应用，并且为了能够使本领域其他普通技术人员能够理解本发明的具有适于所预期 的特定用途的各种修改的各种实施例，选择和描述了这些实施例。在以上说明中省略了公 知的部件和处理技术，以便不会不必要地使本发明的实施例模糊。 最后，还应理解，在以上说明中使用的术语仅仅用于描述特定实施例的目的，并不 旨在限制本发明。在此使用的单数形式“一”、“一个”和“该”旨在还包括复数形式，除非上 下文另有明确说明。此外，应理解，在该说明书中使用的术语“包括”、“包含”和/或“并入” 规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、 整体、步骤、操作、元件、部件和/或其组合的存在或添加。
权利要求
一种方法，包括在主层上沉积未掺杂的硅层；在所述未掺杂的硅层上沉积帽层；构图在所述帽层上的掩蔽层，所述掩蔽层具有开口；通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部；去除所述光致抗蚀剂层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部；在这样的工艺中将杂质引入所述硅芯部的侧壁中，所述工艺使得所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂，在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间；去除所述帽层芯部而留下位于所述主层上的所述硅芯部；执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上；使用所述硅芯部的所述侧壁部分作为构图掩模来至少构图所述主层；以及去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
2.根据权利要求1的方法，所述未掺杂的硅层包括非晶硅和多晶硅中的一种。
3.根据权利要求1的方法，引入所述杂质包括倾斜离子注入、等离子体掺杂、等离子体 浸入离子注入、簇掺杂、浸剂掺杂、气相掺杂、液相掺杂和固相掺杂中的一种。
4.根据权利要求1的方法，构图所述主层包括相对于所述未掺杂的硅层而构图位于所 述主层之下的衬底。
5.根据权利要求1的方法，所述光致抗蚀剂中的所述开口具有与已知的现有技术状态 的最小光致抗蚀剂开口尺寸相当的尺寸。
6.一种方法，包括 在主层上沉积未掺杂的硅层； 在所述未掺杂的硅层上沉积帽层；构图在所述帽层上的掩蔽层，所述掩蔽层具有开口 ；通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的 对应部分而将所述未掺杂的硅层构图成硅芯部，所述开口被分隔以使所述硅芯部中的一些 被形成为不同的尺寸；去除所述光致抗蚀剂层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽 层芯部；在这样的工艺中将杂质引入所述硅芯部的侧壁中，所述工艺使得所述硅芯部的侧壁部 分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂，在单独的硅芯部内，所述 硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间； 去除所述帽层芯部而留下位于所述主层上的所述硅芯部；执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述 侧壁部分留在所述主层上；使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层；以及去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
7.根据权利要求6的方法，所述未掺杂的硅层包括非晶硅和多晶硅中的一种。
8.根据权利要求6的方法，引入所述杂质包括倾斜离子注入、等离子体掺杂、等离子体 浸入离子注入、簇掺杂、浸剂掺杂、气相掺杂、液相掺杂和固相掺杂中的一种。
9.根据权利要求6的方法，构图所述主层包括相对于所述未掺杂的硅层而构图位于所 述主层之下的衬底。
10.根据权利要求6的方法，所述光致抗蚀剂中的所述开口具有与已知的现有技术状 态的最小光致抗蚀剂开口尺寸相当的尺寸。
11.一种方法，包括 在主层上沉积未掺杂的硅层； 在所述未掺杂的硅层上沉积帽层；构图在所述帽层上的掩蔽层，所述掩蔽层具有开口 ；通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的 对应部分而将所述未掺杂的硅层构图成硅芯部，所述开口被分隔以使所述硅芯部中的一些 被形成为不同的尺寸；去除所述掩蔽层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部；在这样的工艺中将杂质引入所述硅芯部的侧壁中，所述工艺使得所述硅芯部的侧壁部 分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂，在单独的硅芯部内，所述 硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间，其中所述硅芯部中的至少一 些不具有未掺杂的所述中心部分，而仅具有被掺杂的所述侧壁部分； 去除所述帽层芯部而留下位于所述主层上的所述硅芯部；执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的不同 尺寸的侧壁部分留在所述主层上，其中相对于具有所述中心部分的所述硅芯部的较小的侧 壁部分，所述硅芯部中的不具有未掺杂的所述中心部分而仅仅具有被掺杂的侧壁部分的硅 芯部包括较大的侧壁部分；使用所述硅芯部的所述不同尺寸的侧壁部分作为构图掩模而至少构图所述主层；以及 去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
12.根据权利要求11的方法，所述未掺杂的硅层包括非晶硅和多晶硅中的一种。
13.根据权利要求11的方法，引入所述杂质包括倾斜离子注入、等离子体掺杂、等离子 体浸入离子注入、簇掺杂、浸剂掺杂、气相掺杂、液相掺杂和固相掺杂中的一种。
14.根据权利要求11的方法，构图所述主层包括相对于所述未掺杂的硅层而构图位于 所述主层之下的衬底。
15.根据权利要求11的方法，所述掩蔽层中的所述开口具有与已知的现有技术状态的 最小掩蔽开口尺寸相当的尺寸。
16.一种方法，包括 在主层上沉积未掺杂的硅层；在所述未掺杂的硅层上沉积氮化物帽层；构图在所述帽层上的有机掩蔽层，所述掩蔽层具有开口 ；通过执行蚀刻工艺去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分 和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部，所述开口被分隔以便所述硅 芯部中的一些被形成为不同的尺寸；去除所述掩蔽层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部；在这样的工艺中将硼杂质注入所述硅芯部的侧壁中，所述工艺使得所述硅芯部的侧壁 部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂，在单独的硅芯部内，所 述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间，其中所述硅芯部中的至少 一些不具有未掺杂的所述中心部分，而仅具有被掺杂的所述侧壁部分； 去除所述帽层芯部而留下位于所述主层上的所述硅芯部；执行选择性氨蚀刻材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部 的不同尺寸的侧壁部分留在所述主层上，其中相对于具有所述中心部分的所述硅芯部的较 小的侧壁部分，所述硅芯部中的不具有未掺杂的所述中心部分而仅仅具有被掺杂的侧壁部 分的硅芯部包括较大的侧壁部分；使用所述硅芯部的所述不同尺寸的侧壁部分作为构图掩模而至少构图所述主层； 去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
17.根据权利要求16的方法，所述未掺杂的硅层包括非晶硅和多晶硅中的一种。
18.根据权利要求16的方法，引入所述杂质包括倾斜离子注入、等离子体掺杂、等离子 体浸入离子注入、簇掺杂、浸剂掺杂、气相掺杂、液相掺杂和固相掺杂中的一种。
19.根据权利要求16的方法，构图所述主层包括相对于所述未掺杂的硅层而构图位于 所述主层之下的衬底。
20.根据权利要求16的方法，所述掩蔽层中的所述开口具有与已知的现有技术状态的 最小掩蔽开口尺寸相当的尺寸。
全文摘要
本发明涉及用于使图形密度加倍的方法。一种方法在主层上沉积未掺杂的硅层，在所述未掺杂的硅层上沉积帽层，构图在所述帽层上的掩蔽层，并将所述未掺杂的硅层构图成硅芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。该方法去除所述帽层而留下位于所述主层上的所述硅芯部，并执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该方法使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层，并且去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
文档编号H01L21/027GK101969024SQ201010237978
公开日2011年2月9日 申请日期2010年7月26日 优先权日2009年7月27日
发明者B·B·多里斯, 古川俊治, 程慷果 申请人:国际商业机器公司