用于存储多位值的只读存储单元的制作方法

专利名称：用于存储多位值的只读存储单元的制作方法
技术领域：
本发明涉及ROM位单元以及它们的制造方法。
背景技术：
ROM单元用于永久地存储值，使得在断电时所存储的值不丢失。ROM单元传统上已 经存储了单位值。由位单元列构成的高密度ROM位单元阵列已经通过实现在同一列中的邻 近位单元共享到邻近位线或虚地线的源极/漏极连接的布置而被获得了。在美国专利5，917，224中，公开了一种紧凑ROM矩阵，其中两个邻近列的位单元 共享虚地线。图9示意地示出了所公开的布置。ROM位单元阵列100由按列布置的晶体管 112构成，只示出了其中的三个(114、116和118)。高密度单元在垂直方向上依靠共享源极 或漏极(本文统称为“漏极”)连接的每列中的邻近位单元被获得。这些漏极连接将每列中 的每个晶体管连接到与邻近列的晶体管共享的虚地线，或连接到与那个特定列唯一相关联 的位线。例如，在列118中示出的两个晶体管112a和112b共享到位线BL2的共漏极连接。 晶体管112a与它上面的晶体管共享到虚地线120的漏极连接，而晶体管112b与它下面的 晶体管共享到位线BL2的漏极连接。每个晶体管通过连接到同一线(位或虚地)的其漏极 连接，或者通过连接到每种线的一个漏极连接，编码逻辑“0”或“1”。由此，当特定位线被充 电(例如BL2)并且特定字线启用(例如WL1)时，则位于那些线交叉处的晶体管(在这个示 例中是晶体管112a)将表明通过在虚地线120上对位线BL2放电而由其漏极连接编码的逻 辑“0”。相反，如果代替地是字线WL2启用(以便读取晶体管112b)，则不会发生位线的显著 放电(晶体管112b的两个漏极都连接到同一线)，指示由其漏极连接编码的逻辑“1” (将 理解，上面描述的“1”和“0”的编码只是一种惯例选择，并且可以反过来，无关紧要)。列 116和118共享虚地线120，并分别具有它们自己的位线BL1和见2。类似地，列114与其左 边的晶体管列(未示出)共享虚地线122，并具有其自己的专用位线Β‘由字线化、WLp WL2和WL3按行开关晶体管112。为清晰起见，字线未全部示出。诸如上面描述的系统中位单元的设计已经集中在如何减小单元的面积。然而，这 些单元的阵列所占据的面积也可通过允许它们存储多个位值并由此减少所需数量来改进。US6636434公开了已经设计成存储多位值的ROM位单元。它类似于图9的器件，但 具有多个位线和对应的互补位线，并可通过连接到适当的线将多位值存储在单个单元中。 通过使用读出放大器(sense amplifier)读出(sense)位线与其互补位线之间的电压电平 之差来读取所存储的值。由此，对于单元可存储的每个附加位，需要位线及其互补位线和附 加读出放大器电路，这在面积上是代价高的。期望提供多位ROM单元，而无需增大单元面积或过度需要的输出器件的成本。

发明内容
本发明的第一方面提供一种用于存储多位值的只读存储单元，所述只读存储单元 包括至少三个输出线，所述至少三个输出线中的每个表示不同的多位值；开关器件，其连接在所述至少三个输出线中单个线与用于供应预定电压的电压源之间或被连接到所述电 压源但不连接到所述至少三个输出线中的任一个，并配置成响应于开关信号提供所述预定 电压与所述至少三个输出线中所述单个线之间的电连接或不提供所述预定电压与所述至 少三个输出线中的任一个之间的电连接，所述连接的输出线的电压响应于到所述预定电压 的连接而切换值，并由此选择由所述输出线表示的所述多位值；以及输出器件，用于输出所 述选择的多位值。本发明通过给ROM单元提供多个预解码输出线来提供可存储多位值的所述ROM单 元，这些输出线中的每个表示不同的多位值。这允许单元只是通过提供到适当输出线的连 接来存储期望的多位值。这具有另外的优点，因为值的存储通过连接到输出线进行，因此只是这个输出线 的选择需要被检测来检测所存储的值，这与像在现有技术器件中检测位线及其互补位线的 电压电平之差相反，并且这更容易检测。由此，通过提供预解码输出线和对应的输出器件，生成可存储多位值的位单元。在一些实施例中，所述输出器件配置成响应于没选择所述至少三个输出线中的任 何一个而输出另外的多位值。虽然在一些实施例中，存在用于位单元可存储的多位值中的每一个的输出线，但 是在一些实施例中，存在少了一个(one fewer)，并且没选择输出线由输出器件解码成对应 于选择未由任一输出线表示的预定多位值。用这种方式，可提供附加输出值，而无需增加输 出线的数量。应该注意，输出线的数量随着单元可存储的位数η增大，并且一般为至少2η_1。在一些实施例中，所述输出器件包括对在两个值之间的进行切换的信号进行响应 的逻辑门。因为只是线的选择需要被检测，即，那个线到预定电压的连接，因此包括简单逻辑 门的数字检测器件可用作输出器件以检测和输出值。用这种方式，不再需要对于检测两个 互补线之间的电压电平的模拟变化的读出放大器。这提供了优于现有技术器件的面积上的 大大节省。虽然开关器件可以是许多东西，但在一些实施例中，它包括晶体管。晶体管是简单的面积有效率的开关器件，并通常用于形成ROM单元。在一些实施例中，所述开关器件包括具有栅极和两个漏极的MOS晶体管，第一漏 极连接到所述预定电压，并且第二漏极连接到所述至少三个输出线之一或一个也不连接。布置晶体管的常规方式是将一个漏极(有时称为源极)连接到预定电压，而另一 个漏极连接到输出线。在一些实施例中，所述第一漏极通过金属化层连接而连接到所述预定电压。本发明实施例的另外优点是，可由金属化层连接进行连接。在一些实施例中，所述第二漏极通过金属化层连接而连接到所述多个输出线之一。当形成到输出线的连接以编程只读存储单元时，如果可由金属化层进行到所选输 出线的连接是非常有利的。金属化层连接当编程这些电路时实现起来比通过通路连接便 宜，这是因为通路掩模实现起来昂贵，并且由此，创建用于金属化层的新掩模比创建新通路掩模便宜相当多。在一些实施例中，所述至少三个输出线中的至少一些包括在布置成一个在另一个 之上的不同金属化层中的线，所述第二漏极具有用于经所述金属化层到所选输出线的连接 的对应层。虽然可用许多方式布置输出线，但如果它们中的至少一些设置在布置成一个在另 一个之上的不同层中，其中连接到它们之一的晶体管的漏极具有对应层，使得金属化连接 可只是形成在漏极与所需输出线之间，则是方便的。应该注意，可布置成一个在另一个之上 的输出线的数量取决于形成单元的方式。由此，可能方便的是，两位单元具有布置成一个在 另一个之上的三个或四个输出线，而三位单元则需要七个输出线。可能还方便的是，将三个 或四个输出线布置成一个在另一个之上，并通过将输出线布置在形成单元的晶体管的任一 侧上生成所需的七个输出线。在一些实施例中，所有所述至少三个输出线都布置成一个在另一个之上，并且所 述输出线延伸到相邻单元中。如果输出线仅提供在单元的一侧上，则它们可延伸到阵列中的下一单元中，因为 在形式上一样(即便在连接上不一样)的该单元在交叠侧上不会有输出线。这样，可以产 生缩小面积的单元。然而，如果位单元在晶体管的两侧上都有输出线，则它们不能延伸到相 邻单元中。本发明的第二方面提供包括多个根据本发明第一方面的只读存储单元的存储器， 每个只读存储单元与相邻存储单元共享到所述预定电压的连接，使得一个单元的所述第一 漏极连接到所述相邻单元的所述第一漏极，所述两个相邻单元的所述第二漏极与其它单元 的漏极分开，并连接到所述输出线之一或一个也不连接。当将这些只读存储单元连接在一起形成存储器时，两个相邻单元可共享漏极，但 用这种方式可将不多于两个的单元连接在一起。这意味着，例如与在US5，917，224中公开 的器件相比，限制了从连接相邻单元的漏极的面积节省。然而这是不利的，这种不利大于能 够存储多位值并且不需要读出放大器检测所存储的值的这些单元所减轻的不利。在一些实施例中，所述多个只读单元布置成阵列，所述只读单元阵列的每列共享 所述至少三个输出线，一行单元连接起来接收同一开关信号，并响应于所述接收的开关信 号来均输出所述存储的多位值。本发明的第三方面提供一种用于存储多位值的只读位单元的制造方法，包括形 成至少三个输出线，所述至少三个输出线中的每个表示不同的多位值；将开关器件连接在 所述至少三个输出线中单个线与预定电压之间或将所述开关器件连接到所述电压源但不 连接到所述至少三个输出线中的任一个，所述开关器件配置成响应于开关信号提供所述预 定电压与所述连接的至少三个输出线中所述单个线之间的电连接或不提供所述预定电压 与所述至少三个输出线中的任一个之间的电连接，并由此选择由所述输出线表示的所述多 位值；提供根据所选的所述输出线输出所述选择的多位值的输出器件。本发明的以上和其它目的、特征和优点根据结合附图阅读的说明性实施例的如下 详细描述将变得显而易见。


图1示意性示出根据本发明实施例的多位ROM单元；图2示意性示出根据本发明不同实施例的多位ROM单元；图3示出根据本发明实施例的包括多个多位ROM单元的存储器的一部分；图4a以布局形式示出根据本发明实施例的设计成存储两位数的多位ROM单元；图4b以布局形式示出根据本发明实施例的设计成存储三位数的多位ROM单元；图5a示出沿图4a单元的线XX的截面；图5b示出沿图4b单元的线XX的截面；图6示出布置成形成存储器阵列的图4的多个单元；图7以布局形式示出图4a的层；图8示出了说明根据本发明实施例的多位ROM单元制造方法中的各步骤的流程图。图9示出了现有技术ROM位单元阵列的示意图。
具体实施例方式图1示出根据本发明实施例的ROM位单元。ROM位单元包括其漏极连接到输出线 20之一且其源极连接到虚地的晶体管10。输出线是预解码输出线，因为输出线中每一个都 表示预定值。在读周期期间，输出线被预充电，并响应于施加到附连于晶体管10的栅极的字线 的信号，晶体管导通，并且连接到该晶体管的输出线通过该晶体管放电，使得晶体管10将 预充电的线的值从标称1下拉到标称0。由此，在这种情况下，表示00的输出线被下拉到 0，并且输出器件30检测这个相应线上的这个电压变化，并输出对应的00。输出器件30配置成检测任一输出线开关状态，并响应于检测到这个状态，它选择 由相应输出线表示的输出值。这样，虽然只选择了单个线，但输出两位输出值，因为每个线 表示两位值。应该注意，如果没选择任何线，并且所有线都保持它们的标称1，则输出器件 30配置成输出11。这样，响应于三个输出线，输出器件可输出四个值。因为输出器件只是必须检测其中一个线的值从逻辑1到逻辑0的下降，所以它可 使用逻辑开关器件来进行上述动作(逻辑开关器件实现起来便宜)，而不是通过使用检测 已经使用常规位单元的模拟信号变化的传统读出放大器来进行上述动作。图2示出ROM位单元的替换实施例，其中晶体管10连接到四个输出线22。在这个 实施例中，存在表示值11的第四输出线，并且如果这个值要存储在ROM位单元中，则该位单 元的漏极连接到这个输出线。图3示出包括多个位单元51-58的存储器40的一部分。两个邻近位单元具有共 享的漏极，并且这些连接到虚地Vss。与两个邻近位单元相邻的其它单元不连接在一起。这 与诸如图9中示出的现有技术器件形成对比，在图9所示的器件中，在一列位单元中，每个 位单元的漏极连接到邻近单元。仅将两个邻近单元连接在一起比所有单元都连接在一起在 面积上更昂贵，然而，在这个器件中，不存在到每个输出线的互补线，并且不需要读取输出 值的读出放大器。在整个列中漏极不能被连接在一起，因为每一个晶体管都通过经其漏极之一连接 到输出线而存储特定值，所以根据单元存储的值来选择输出线。由此，存在每个晶体管的漏极不连接到另一个晶体管的要求，使得它能独立于其它单元而连接到特定输出线。在这方 面，如果晶体管要存储11，则它将选择不连接到任何输出线，因为这个阵列中的位单元类似 于图1所示的位单元，并且没选择输出线被视为等效于存储11。晶体管56例如是存储11 的单元的一部分。响应于字线上的信号，经其栅极连接到字线的晶体管被导通，并且它连接到的输 出线被放电。这由输出该值的输出器件识别。由此，如果信号在字线WLtl上发送，则晶体管 54和58将导通。响应于它们导通，对应于输出线01，01的预充电位线将被放电，并且由此， 输出器件30将输出0101。如果选择了字线WL1,则晶体管53将对表示00的输出线放电，而晶体管57将对表 示10的输出线放电。在这种情况下，输出器件30将输出0010。如果响应于选择字线的信号，没有输出线被检测为对于单元正被放电，则输出器 件30将对于对应的单元输出11。虽然本发明实施例已经示出了来自位单元的两位值的输出，但是本领域技术人员 应该清楚，用附加输出线，可将附加位值存储在ROM单元中。由此，如果提供了七个输出线， 则可编码八个不同的值，并由此可输出三位值。一般情况下存储η位数，将需要2η-1个输 出线来编码所需数量的值。应该注意，虽然虚地连接Vss被示为水平连接在阵列上，但是它们也可垂直布置， 将器件的各列的共享漏极连接到虚地。图4a示出根据本发明实施例的设计成存储两位数的位单元10的布局示例。这示 出与单元的边界62交叉并延伸到相邻单元中的共享漏极60、连接到所选输出线的漏极70、 用于导通晶体管的字线、以及位线，这虽然显示为单个实体，但实际上是布置成一个在另一 个之上并对应于前面图中的输出线的几个位线。由此，漏极70根据ROM单元已经被编程存 储的多位值而连接到位线或输出线之一，并响应于字线上的信号，晶体管导通，并在所连接 的位线与连接到虚地Vss的共享漏极之间形成连接。这样，所连接的位线被放电，并然后可 输出用这种方式选择的这个输出线的值。如可看到的，位线/输出线延伸到单元的边缘以外。这是可接受的，因为在单元的 另一侧上没有位线，由此交叠未对那个单元引起问题。在本发明的实施例中，其中存储更大 的多位值，例如其中存储3位值，则输出线可布置在单元的任一侧，并且然后，它们不能交 叠在相邻单元上。这意味着单元需要被做得稍微大些。图4b示出了类似于图4a的布局示例，但是位单元设计成存储三位数。如在这个 图中可看到的，在漏极连接的任一侧上存在两个输出线或位线，并且这样，它们不能延伸超 出单元的边界。图5a示出通过线XX的图4a的晶体管的截面。在这个实施例中，存在四个金属化 层，上面三个金属化层Met 2到Met 4对应于图1的三个输出线。这些与连接到图4a中所 示的晶体管漏极70的连接金属化层对齐。由此，当将ROM单元编程为存储期望值时，在所 选输出线与连接到漏极的邻近金属化线之间进行连接。在这个实施例中，示出了四个金属化层，三个金属化层的输出线具有预解码值，第 四个值对应于没有线被选择，并且提供附加金属化层，使得存在附加触点，如果需要的话。 例如，如果期望不对“没有线选择”进行编码，或者它可用于其它目的，则它可用于编程附加
8输出线11。本领域技术人员应该清楚，不需要这个附加层，并且可以只用三个金属化层来构 建器件。图5b示出通过线XX的图4b的晶体管的截面。位单元具有四个金属化层，类似于 图5a的位单元，但相比之下，它的输出线或位线布置在漏极连接的任一侧上。用这种方式， 提供更多的输出线，而无需提供附加金属化层，但有附加的面积要求，因为位线不再能与相 邻单元交叠。图6示出彼此并排布置的图4中所示的多个位单元。该图示出如何共享两个相邻 单元IOa和IOb以及IOc和IOd的漏极60，而不共享单元IOb与IOc之间的漏极70。可通过间隔来布置漏极之间的分离，如该图中所示的，或者它可以通过使用隔离 结构(诸如连接到虚地的多晶结构(poly structure))来提供。字线可提供在上层或下层中。预解码位线提供在几个金属层中，如图5中所示的， 并且这些可在单元之间被共享，或不共享。应该注意，通过使用用于编程ROM位单元的金属化层，进行这些单元的制造比使 用通路更简单。图7示出了已经编程的一行位单元的截面。在这些单元中，顶层M4中的输出线表 示输出值10，下一层M3中的输出线表示01，并且M2层中的输出线表示00，没有连接表示 11。在这个示例中，通过在输出线与M4层中的漏极之间进行连接，顶部单元80被编成为存 储10。下一单元82通过M3层中的连接来存储01，并且下一单元84通过M2层中的连接来 存储00。左手边三个视图示出相应层M4、M3和M2，并且右手边视图示出截面，类似于图5 的截面，但已经形成了到所选输出线的连接。图8示出了说明根据本发明实施例的制造多位ROM单元的方法的流程图。最初， 形成三个输出线，第一个表示00，第二个表示01，并且第三个表示10。那么，根据单元要存 储的值，电压源经开关连接到输出线中的适当一个(或者一个也不连接)，使得连接可接通 或断开。输出器件然后连接到输出线。输出器件配置成响应于检测到第一输出线开关电压 值而输出00，响应于检测到第二输出线开关电压值而输出01，响应于检测到第三输出线开 关电压值而输出10，并响应于未检测到任何输出线开关电压值而输出11。用这种方式，制 造能够被编程为存储两位值的多位ROM单元。虽然本文已经参考附图详细描述了本发明的说明性实施例，但要理解，本发明不 限于那些精确实施例，并且本领域技术人员可在不脱离由所附权利要求所限定的本发明的 范围和精神的情况下实现各种改变和修改。例如，在不脱离本发明的范围的情况下，下面从 属权利要求的特征可以与独立权利要求的特征进行各种组合。
权利要求
1.一种用于存储多位值的只读存储单元，所述只读存储单元包括至少三个输出线，所述至少三个输出线中的每个表示不同的多位值；开关器件，其被连接在所述至少三个输出线中单个线与用于供应预定电压的电压源之 间或被连接到所述电压源但不连接到所述至少三个输出线中的任一个，并配置成响应于开 关信号提供所述预定电压与所述至少三个输出线中所述单个线之间的电连接或不提供所 述预定电压与所述至少三个输出线中的任一个之间的电连接，所述连接的输出线的电压响 应于到所述预定电压的连接来切换值，并由此选择由所述输出线表示的所述多位值；输出器件，用于输出所述选择的多位值。
2.如权利要求1所述的只读存储单元，其中所述输出器件配置成响应于没选择所述至少三个输出线中的任何一个而输出另外的 多位值。
3.如权利要求1所述的只读存储单元，其中所述输出器件包括响应于在两个值之间进 行切换的信号的逻辑门。
4.如权利要求1所述的只读存储单元，其中所述开关器件包括晶体管。
5.如权利要求4所述的只读存储单元，其中所述开关器件包括具有栅极和两个漏极的 MOS晶体管，第一漏极连接到所述预定电压，并且第二漏极连接到所述至少三个输出线之一 或一个也不连接。
6.如权利要求5所述的只读存储单元，其中所述第一漏极通过金属化层连接而连接到 所述预定电压。
7.如权利要求5所述的只读存储单元，其中所述第二漏极通过金属化层连接而连接到 所述多个输出线之一。
8.如权利要求5所述的只读存储单元，其中所述至少三个输出线中的至少一些包括在 布置成一个在另一个之上的不同金属化层中的线，所述第二漏极具有用于经所述金属化层 到所选输出线的连接的对应层。
9.如权利要求8所述的只读存储单元，其中所有所述至少三个输出线都布置成一个在 另一个之上，并且所述输出线延伸到相邻单元中。
10.一种存储器，包括多个如权利要求5所述的只读存储单元，每个只读存储单元与相 邻存储单元共享到所述预定电压的连接，使得一个单元的所述第一漏极连接到所述相邻单 元的所述第一漏极，所述两个相邻单元的所述第二漏极与其它单元的漏极分开，并连接到 所述输出线之一或一个也不连接。
11.如权利要求10所述的存储器，其中所述多个只读单元布置成阵列，所述只读单元 阵列的每列共享所述至少三个输出线，一行单元被连接起来以接收相同的开关信号，并响 应于所述接收的开关信号来均输出所述存储的多位值。
12.一种用于存储多位值的只读位单元的制造方法，包括形成至少三个输出线，所述至少三个输出线中的每个表示不同的多位值；将开关器件连接在所述至少三个输出线中单个线与预定电压之间或将所述开关器件 连接到所述电压源但不连接到所述至少三个输出线中的任一个，所述开关器件配置成响应 于开关信号来提供所述预定电压与所述连接的至少三个输出线中所述单个线之间的电连 接或不提供所述预定电压与所述至少三个输出线中的任一个之间的电连接，并由此选择由所述输出线表示的所述多位值；提供用于根据所选的所述输出线输出所述选择的多位值的输出器件。
13.如权利要求12所述的方法，其中所述输出器件配置成响应于没选择所述至少三个 输出线中的任何一个而输出另外的多位值。
14.如权利要求12所述的方法，包括用响应于在两个值之间进行切换的信号的逻辑门 形成所述输出器件。
15.如权利要求12所述的方法，其中所述开关器件由具有栅极和两个漏极的MOS晶体 管来配置，并且将所述开关器件连接在所述至少三个输出线中所述一个线与所述预定电压 之间或将所述开关器件连接到所述电压源但不连接到所述至少三个输出线中的任一个的 步骤包括将第一漏极连接到所述预定电压并将第二漏极连接到所述至少三个输出线之一 或一个也不连接。
16.如权利要求15所述的方法，其中将所述开关器件连接到所述预定电压的所述步骤 包括在所述晶体管与所述电压源之间形成金属化层连接。
17.如权利要求15所述的方法，其中将所述第二漏极连接到所述多个输出线之一的所 述步骤包括形成金属化层连接。
18.如权利要求15所述的方法，其中所述多个输出线由布置成一个在另一个之上但彼 此分开的金属化层形成，所述第二漏极由用于经金属化层到所选输出线的连接的对应层形 成。
19. 一种用于永久存储多位值的装置，所述装置包括至少三个输出线装置，其均用于表示不同的多位值；用于开关的装置，其被连接在所述至少三个输出线装置中单个输出线装置与用于供应 预定电压的装置之间或被连接到所述用于供应预定电压的装置但不连接到所述至少三个 输出线装置中的任一个，并且所述用于开关的装置用于响应于开关信号提供所述用于供应 所述预定电压的装置与所述至少三个输出线装置中所述连接的一个输出线装置之间的电 连接或不提供所述用于供应预定电压的装置与所述至少三个输出线装置中的任一个之间 的电连接，所述连接的输出线装置的电压响应于到所述预定电压的连接来切换值，并由此 选择由所述输出线装置表示的所述多位值；输出装置，用于输出所述选择的多位值。
全文摘要
本发明涉及一种用于存储多位值的只读存储单元。该只读存储单元包括至少三个输出线，至少三个输出线中的每个表示不同的多位值；开关器件，其连接在所述三个输出线中单个线与电压源之间。开关器件响应于开关信号而提供电压源与所述三个输出线中的所述单个线之间的电连接，所连接的输出线的电压响应于到预定电压的连接来切换值，并由此选择由该输出线表示的多位值。还存在被提供用于输出所选择的多位值的输出器件。
文档编号H01L21/8246GK102005247SQ20101026749
公开日2011年4月6日 申请日期2010年8月27日 优先权日2009年8月28日
发明者C·D·L·弗里, M·布伦, N·K·J·范温克尔霍夫, Y·M·内弗斯 申请人:Arm有限公司