专利名称：穿硅通孔结构及其形成方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种穿硅通孔结构及其形成方法。
背景技术：
3D封装将两片或更多的集成电路垂直堆叠封装在同一芯片中，从而可以减少占用的空间，3D封装中常用的承载集成电路的衬底往往具有穿硅通孔结构(TSV，Through-Silicon-Vias)。通过采用穿娃通孔结构来取代传统的边缘连线来进行3D封装，可以在一个小的器件封装(footprint)中集成更多的逻辑功能。此外，采用穿硅通孔结构可以有效的缩短关键路径(critical path)，减小延迟，提高器件速度。穿硅通孔结构主要是在半导体衬底上形成贯穿的通孔，并在其中填充形成连接钉(nail)，之后通过连接钉与另一晶圆或另一芯片上的互连结构相连来实现3D封装，其形成方法有多种，包括穿硅通孔结构优先法，在形成电路之前首先形成穿硅通孔结构；中期形成穿硅通孔结构法，在完成前道工艺之后(形成器件之后)、进行后道工艺之前(形成互连结构之前)形成穿硅通孔结构；后形成穿硅通孔结构法，在形成电路之后，即形成器件和互连结构之后形成穿硅通孔结构；键合后形成穿硅通孔结构法，在将两个晶圆或将一个晶圆和一块芯片键合后形成穿硅通孔结构法。现有技术的穿硅通孔结构主要是基于铜互连工艺形成的，图I至图5示出了现有技术的一种穿硅通孔结构的形成方法的中间结构的剖面图。参考图1，提供半导体衬底10，所述半导体衬底10上可以形成有半导体器件，如MOS晶体管，也可以形成有半导体器件和互连结构，或者也可以并不包括半导体器件和互连结构。参考图2，对所述半导体衬底10的上表面进行刻蚀，形成开口 11。参考图3，形成阻挡层12，覆盖所述开口的底部、侧壁和所述半导体衬底10的上表面，之后在所述阻挡层12上通过电镀法形成金属铜13，填充所述开口，在形成金属铜13之前还包括在所述阻挡层12的表面上形成籽晶层(seedlayer)。参考图4，对覆盖在半导体衬底10上的金属铜和阻挡层12进行平坦化，至暴露出所述半导体衬底10的上表面，形成连接钉13a。参考图5，从所述半导体衬底10的下表面对其进行减薄，至暴露出所述连接钉13a，使得所述开口成为贯穿整个半导体衬底10的通孔，完成穿硅通孔结构的形成过程。不管是采用穿硅通孔结构优先法、中期形成穿硅通孔结构法、后形成穿硅通孔结构法还是键合后形成穿硅通孔结构法，基于铜互连工艺的穿硅通孔结构的形成过程中的一个较大的挑战是金属铜的填充问题。随着穿硅通孔结构中通孔的深宽比的不断增大，特别是深宽比大于10 I时，形成连续的阻挡层和籽晶层变得非常困难，阻挡层和籽晶层的不连续会导致电镀填充后形成的连接钉中出现空洞缺陷(void)，使得可靠性下降，甚至有可能造成断路问题。此外，目前还有大量的生产商使用的是8英寸晶圆及其以下的生产线，此类生产线往往并不支持铜互连工艺，因而也限制了基于铜互连工艺的穿硅通孔结构的应用。关于穿硅通孔结构的更多详细描述，请参考专利号为7，683，459和7，633，165的
美国专利。
发明内容
本发明解决的问题是现有技术中随着通孔深宽比增大，基于铜互连工艺的穿硅通孔结构的工艺难度增大的问题。为解决上述问题，本发明提供了一种穿硅通孔结构，包括
半导体衬底；贯穿所述半导体衬底的通孔；填充所述通孔的连接钉，所述连接钉的材料为可刻蚀的导电材料。可选的，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。可选的，所述通孔包括上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径，所述连接钉包括填充所述第一开口的第一连接钉和填充所述第二开口的第二连接钉。可选的，所述穿硅通孔结构还包括介质层，填充于所述第一开口中所述第一连接钉的外侧。可选的，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。本发明还提供了一种穿硅通孔结构的形成方法，包括提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；对所述半导体衬底的上表面进行刻蚀，形成开口 ；在所述开口中沉积填充可刻蚀的导电材料，形成连接钉；对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。可选的，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。可选的，所述可刻蚀的导电材料为铝，使用物理气相沉积或化学气相沉积在所述开口中填充可刻蚀的导电材料。可选的，所述可刻蚀的导电材料为掺杂的多晶硅或掺杂的多晶硅锗，使用化学气相沉积在所述开口中填充可刻蚀的导电材料。可选的，在所述开口中填充可刻蚀的导电材料之后，所述穿硅通孔的形成方法还包括对所述可刻蚀的导电材料进行平坦化，使其表面与所述半导体衬底的上表面齐平。可选的，所述对所述半导体衬底的上表面进行刻蚀，形成开口包括对所述半导体衬底的上表面进行刻蚀，形成上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径。可选的，所述对所述半导体衬底的上表面进行刻蚀，形成上下相接的第一开口和第二开口包括在所述半导体衬底的上表面形成第一光刻胶层并图形化，定义出所述第二开口的图形；以所述图形化后的第一光刻胶层为掩膜对所述半导体衬底的上表面进行刻蚀，形成第二开口；
去除所述图形化后的第一光刻胶层；
在所述半导体衬底的上表面依次形成第二光刻胶层和第三光刻胶层，所述第二光刻胶层填充所述第二开口并覆盖所述半导体衬底的上表面，所述第三光刻胶层覆盖所述第二光刻胶层的表面；对所述第二光刻胶层和第三光刻胶层进行图形化，定义出所述第一开口的图形；以所述图形化后的第二光刻胶层和第三光刻胶层为掩膜对所述半导体衬底的上表面进行刻蚀，形成第一开口，并使所述第二开口的深度增大；去除所述第二光刻胶层和第三光刻胶层。可选的，在所述开口中填充可刻蚀的导电材料之后，所述穿硅通孔的形成方法还包括对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉，所述第一连接钉和所述第一开口的侧壁之间具有空隙；在所述空隙中填充介质层。可选的，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。可选的，使用化学气相沉积或原子层沉积形成所述介质层。与现有技术相比，本发明的技术方案有如下优点本技术方案的穿硅通孔结构及其形成方法，通过沉积可刻蚀的导电材料来形成连接钉，与基于铜互连工艺的穿硅通孔结构的形成方法不同，本技术方案避免了通孔深宽比增大导致的阻挡层和籽晶层不连续以致连接钉中出现空洞缺陷的问题，有利于改善穿硅通孔结构的可靠性。进一步的，本技术方案中的穿硅通孔结构包括上下相接的第一开口和第二开口，其中第一开口的孔径大于第二开口的孔径，在所述第一开口和第二开口中沉积填充可刻蚀的导电材料后，对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉，所述第一连接钉和所述第一开口的侧壁之间具有空隙，之后在所述空隙中填充介质层。由于第一开口的孔径较大，有利于改善可刻蚀的导电材料的填充效果；之后通过对第一开口中的可刻蚀的导电材料的刻蚀从而形成了具有大深宽比的连接钉；此外，在刻蚀形成的空隙中填充介质层尤其是低k介质材料构成的介质层有利于减小穿硅通孔结构之间的电容和漏电流。
图I至图5是现有技术的一种穿硅通孔结构的形成方法的中间结构的剖面示意图；图6是本发明穿硅通孔结构的形成方法的实施方式的流程示意图；图7至图14是本发明穿硅通孔结构的形成方法的第一实施例的中间结构的剖面示意图；图15至图19是本发明穿硅通孔结构的形成方法的第二实施例的中间结构的剖面示意图。
具体实施方式
现有技术中基于铜互连工艺形成穿硅通孔结构中，随着通孔深宽比增大会导致由物理气相沉积淀积的铜扩散阻挡层和铜籽晶层不能完全覆盖通孔内表面，从而使得电镀填充后形成的连接钉中产生空洞，导致可靠性下降，甚至断路。
本技术方案的穿硅通孔结构及其形成方法，通过沉积可刻蚀的导电材料来形成连接钉。与基于铜互连工艺的穿硅通孔结构的形成方法不同，本技术方案避免了通孔深宽比增大导致的阻挡层和籽晶层不连续以致连接钉中出现空洞缺陷的问题，有利于改善穿硅通孔结构的可靠性。进一步的，本技术方案中的穿硅通孔结构包括上下相接的第一开口和第二开口，其中第一开口的孔径大于第二开口的孔径，在所述第一开口和第二开口中沉积填充可刻蚀的导电材料后，对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉，所述第一连接钉和所述第一开口的侧壁之间具有空隙，之后在所述空隙中填充介质层。由于第一开口的孔径较大，有利于改善可刻蚀的导电材料的填充效果；之后通过对第一开口中的可刻蚀的导电材料的刻蚀从而形成了具有大深宽比的连接钉；此外，在刻蚀形成的空隙中填充介质层尤其是低k介质材料构成的介质层有利于减小穿硅通孔之间的电容和漏电流。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。图6示出了本发明的穿硅通孔结构的形成方法的实施方式的流程示意图，包括步骤S21，提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；步骤S22，对所述半导体衬底的上表面进行刻蚀，形成开口 ；步骤S23，在所述开口中沉积填充可刻蚀的导电材料，形成连接钉；步骤S24，对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。下面结合具体实施例进行详细说明。第一实施例图7至图14示出了穿硅通孔结构的形成方法的第一实施例的中间结构的剖面图，下面结合图6和图7至图14对第一实施例进行详细说明。结合图6和图7，执行步骤S21，提供半导体衬底，所述半导体衬底包括相对的上表面和下表面。具体的，如图7所示，提供半导体衬底20，所述半导体衬底20具有相对的上表面和下表面。所述半导体衬底20的材料可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底20为硅衬底，其中可以形成有MOS晶体管等半导体器件和/后互连结构，当然，也可以为空白的、不包括任何半导体器件。结合图6和图8至图12，执行步骤S22，对所述半导体衬底的上表面进行刻蚀，形成开口。具体的，参考图12，对所述半导体衬底20的上表面进行刻蚀，形成开口，所述开口包括上下相接的第一开口 25和第二开口 22，所述第一开口 25的孔径大于所述第二开口 22的孔径，下面详细说明第一开口 25和第二开口 22的形成过程。首先参考图8，在所述半导体衬底20的上表面形成第一光刻胶层21并图形化，定义出所述第二开口的图形。所述第一光刻胶层21的形成方法可以是旋涂法、喷涂法等，所述图形化的过程包括曝光、显影、定影等。之后参考图9，以所述图形化后的第一光刻胶层为掩膜对所述半导体衬底20的上表面进行刻蚀，形成第二开口 22，所述刻蚀的过程可以是干法刻蚀，也可以是湿法刻蚀，本实施例中优选干法刻蚀。刻蚀之后将所述图形化后的第一光刻胶层去除，去除的方法可以是灰化法等。之后参考图10，在所述半导体衬底20的上表面依次形成第二光刻胶层23和第三光刻胶层24，所述第二光刻胶层23填充所述第二开口并覆盖所述半导体衬底20的上表面，所述第三光刻胶层24覆盖所述第二光刻胶层23的表面；之后对所述第三光刻 胶层24进行图形化，定义出所述第一开口的图形。之后参考图11，以所述图形化后的第三光刻胶层24为掩膜对所述第二光刻胶层23进行图形化，将所述第一开口的图形转移至第二光刻胶层23上，暴露出所述第二开口 22和所述半导体衬底20的上表面。之后参考图12，以所述图形化后的第三光刻胶层24和第二光刻胶层23为掩膜对所述半导体衬底20的上表面进行刻蚀，形成第一开口 25，刻蚀同时还针对所述第二开口 22的底部，使得所述第二开口 22的深度增大，直至第一开口 25和第二开口 22达到所需的深度。之后，采用灰化法等方法将所述图形化后的第三光刻胶层24和第二光刻胶层23去除。在其他具体实施例中，所述第二光刻胶层23还可以用介质材料代替，如氧化硅、氮化硅或本领域技术人员常用的其他介质材料，在刻蚀形成第一开口 25之后使用湿法刻蚀、化学机械抛光等方法将其去除。本实施例中的穿硅通孔结构的开口由第一开口 25和第二开口 22共同组成，通过两步刻蚀分别形成，其中第一开口 25的孔径大于第二开口 22的孔径。当然，在其他具体实施例中，也可以通过一步刻蚀直接形成开口。结合图6和图13，执行步骤S23，在所述开口中沉积填充可刻蚀的导电材料，形成连接钉。具体的，在所述开口中沉积填充可刻蚀的导电材料，并对所述可刻蚀的导电材料进行平坦化，使其表面与所述半导体衬底20的表面齐平，形成连接钉26，所述可刻蚀的导电材料指的是可以通过刻蚀工艺进行图形化的导电材料，选自铝、掺杂的多晶硅或掺杂的多晶硅锗。在一具体实施例中，所述可刻蚀的导电材料为铝，其形成方法为物理气相沉积或化学气相沉积，优选为物理气相沉积；在另一具体实施例中，所述可刻蚀的导电材料为掺杂的多晶硅或掺杂的多晶硅锗，其形成方法为化学气相沉积。其中，填充在第一开口中的可刻蚀的导电材料形成第一连接钉26a，填充在第二开口中的可刻蚀的导电材料形成第二连接钉26b，由于本实施例中的连接钉26通过沉积工艺形成，与基于铜互连工艺的穿硅通孔结构的形成方法不同，不需要形成阻挡层和籽晶层。而且由于第一开口的孔径大于第二开口的孔径，有利于在沉积可刻蚀的导电材料时改善填充性，使得填充材料更容易填充进入第一开口和第二开口中，进一步避免形成的连接钉26中形成空洞缺陷。由于本实施例采用沉积工艺形成连接钉26，不需要使用铜互连工艺，因而可以适用于铝互连工艺生产线，如6英寸生产线、8英寸生产线等。结合图6和图14，执行步骤S24，对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。具体的，对所述半导体衬底20的下表面进行减薄，至暴露出所述连接钉26的一端，更具体的，暴露出所述第二连接钉26b的一端，完成整个穿硅通孔结构的形成过程。至此，第一实施例形成的穿硅通孔结构包括半导体衬底20 ;贯穿所述半导体衬底20的通孔，本实施例中所述通孔包括上下相接的第一开口和第二开口，所述第一开口的孔径大于第二开口的孔径；填充所述通孔的连接钉26，所述连接钉26的材料为可刻蚀的导电材料，本实施例中所述连接钉26包括填充所述第一开口的第一连接钉26a和填充所述第二开口的第二连接钉26b。
第二实施例图15至图19示出了穿硅通孔结构的形成方法的第二实施例的中间结构的剖面图，下面参考图15至图19对第二实施例进行详细说明。首先形成如图15的结构，包括半导体衬底30 ;形成在半导体衬底30的上表面的开口，所述开口中填充有连接钉36，所述开口具体包括上下相接的第一开口和第二开口，其中第一开口的孔径大于第二开口的孔径。该结构的形成方法参考前述第一实施例，这里不再赘述。之后参考图16和图17，形成第四光刻胶层37并图形化，并以所述图形化后的第四光刻胶层37为掩膜对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉36a，所述第一连接钉36a和所述第一开口的侧壁之间具有空隙38，所述刻蚀可以是干法刻蚀或湿法刻蚀。相应的，将连接钉36位于第二开口中的部分命名为第二连接钉36b。之后参考图18，在所述空隙中填充介质层39，所述介质层39的材料选自氧化硅、氮氧化硅或低k介质材料，其形成方法为化学气相沉积或原子层沉积，在沉积之后可以对其表面进行平坦化，如化学机械抛光等，使其表面与所述半导体衬底30的上表面齐平。由于所述连接钉36的材料为可刻蚀的导电材料，因而可以通过刻蚀工艺将第一开口中的可刻蚀的导电材料的周边部分去除，再填充介质层39，从而减小了穿硅通孔结构在半导体衬底30的上表面占用的面积，有利于增加穿硅通孔结构的分布密度，同时也可以实现更大的深宽比。而且所述介质层39，尤其是低k介质材料的介质层39，有利于减小穿硅通孔结构之间即相邻的连接钉之间的电容和漏电流。之后参考图19，对所述半导体衬底30的下表面进行减薄，暴露出所述连接钉36，具体的，暴露出所述第二连接钉36b的一端。至此，第二实施例形成的穿硅通孔结构包括半导体衬底30 ;贯穿所述半导体衬底30的通孔，所述通孔包括上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径；填充所述通孔的连接钉36，所述连接钉36的材料为可刻蚀的导电材料，本实施例中所述连接钉36包括填充所述第二开口的第二连接钉36b和部分填充所述第一开口的第一连接钉36a，其中第一连接钉36a和所述第一开口的侧壁之间填充有介质层39。综上，本技术方案的穿硅通孔结构及其形成方法，通过沉积可刻蚀的导电材料来形成连接钉，与基于铜互连工艺的穿硅通孔结构的形成方法不同，本技术方案避免了通孔深宽比增大导致的阻挡层和籽晶层不连续以致连接钉中出现空洞缺陷的问题，有利于改善穿硅通孔结构的可靠性。进一步的，本技术方案中的穿硅通孔结构包括上下相接的第一开口和第二开口，其中第一开口的孔径大于第二开口的孔径，在所述第一开口和第二开口中沉积填充可刻蚀的导电材料后，对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉，所述第一连接钉和所述第一开口的侧壁之间具有空隙，之后在所述空隙中填充介质层。由于第一开口的孔径较大，有利于改善可刻蚀的导电材料的填充效果；之后通过对第一开口中的可刻蚀的导电材料的刻蚀从而形成了具有大深宽比的连接钉；此外，在刻蚀形成的空隙中填充介质层尤其是低k介质材料构成的介质层有利于减小穿硅通孔结构之间的电容和漏电流。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种穿硅通孔结构，其特征在于，包括 半导体衬底； 贯穿所述半导体衬底的通孔； 填充所述通孔的连接钉，所述连接钉的材料为可刻蚀的导电材料。
2.根据权利要求I所述的穿硅通孔结构，其特征在于，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
3.根据权利要求I所述的穿硅通孔结构，其特征在于，所述通孔包括上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径，所述连接钉包括填充所述第一开口的第一连接钉和填充所述第二开口的第二连接钉。
4.根据权利要求3所述的穿硅通孔结构，其特征在于，还包括介质层，填充于所述第一开口中所述第一连接钉的外侧。
5.根据权利要求4所述的穿硅通孔结构，其特征在于，所述介质层的材料选自氧化硅、氮氧化娃或低k介质材料。
6.一种穿硅通孔结构的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底包括相对的上表面和下表面； 对所述半导体衬底的上表面进行刻蚀，形成开口 ； 在所述开口中沉积填充可刻蚀的导电材料，形成连接钉； 对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。
7.根据权利要求6所述的穿硅通孔结构的形成方法，其特征在于，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
8.根据权利要求7所述的穿硅通孔结构的形成方法，其特征在于，所述可刻蚀的导电材料为铝，使用物理气相沉积或化学气相沉积在所述开口中填充可刻蚀的导电材料。
9.根据权利要求7所述的穿硅通孔结构的形成方法，其特征在于，所述可刻蚀的导电材料为掺杂的多晶硅或掺杂的多晶硅锗，使用化学气相沉积在所述开口中填充可刻蚀的导电材料。
10.根据权利要求6所述的穿硅通孔结构的形成方法，其特征在于，在所述开口中填充可刻蚀的导电材料之后，还包括对所述可刻蚀的导电材料进行平坦化，使其表面与所述半导体衬底的上表面齐平。
11.根据权利要求6所述的穿硅通孔结构的形成方法，其特征在于，所述对所述半导体衬底的上表面进行刻蚀，形成开口包括对所述半导体衬底的上表面进行刻蚀，形成上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径。
12.根据权利要求11所述的穿硅通孔结构的形成方法，其特征在于，所述对所述半导体衬底的上表面进行刻蚀，形成上下相接的第一开口和第二开口包括 在所述半导体衬底的上表面形成第一光刻胶层并图形化，定义出所述第二开口的图形； 以所述图形化后的第一光刻胶层为掩膜对所述半导体衬底的上表面进行刻蚀，形成第二开口 ； 去除所述图形化后的第一光刻胶层； 在所述半导体衬底的上表面依次形成第二光刻胶层和第三光刻胶层，所述第二光刻胶层填充所述第二开口并覆盖所述半导体衬底的上表面，所述第三光刻胶层覆盖所述第二光刻胶层的表面； 对所述第二光刻胶层和第三光刻胶层进行图形化，定义出所述第一开口的图形； 以所述图形化后的第二光刻胶层和第三光刻胶层为掩膜对所述半导体衬底的上表面进行刻蚀，形成第一开口，并使所述第二开口的深度增大； 去除所述第二光刻胶层和第三光刻胶层。
13.根据权利要求11所述的穿硅通孔结构的形成方法，其特征在于，在所述开口中填充可刻蚀的导电材料之后，还包括 对所述第一开口中的可刻蚀的导电材料进行刻蚀，形成第一连接钉，所述第一连接钉和所述第一开口的侧壁之间具有空隙； 在所述空隙中填充介质层。
14.根据权利要求13所述的穿硅通孔结构的形成方法，其特征在于，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。
15.根据权利要求13所述的穿硅通孔结构的形成方法，其特征在于，使用化学气相沉积或原子层沉积形成所述介质层。
全文摘要
一种穿硅通孔结构及其形成方法，所述形成方法包括提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；对所述半导体衬底的上表面进行刻蚀，形成开口；在所述开口中沉积填充可刻蚀的导电材料，形成连接钉；对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。本发明有利于提高穿硅通孔结构的可靠性，而且可以适用于多种半导体生产线。
文档编号H01L23/48GK102637656SQ20111003602
公开日2012年8月15日 申请日期2011年2月11日 优先权日2011年2月11日
发明者欧文, 赵超, 陈大鹏 申请人:中国科学院微电子研究所