专利名称：一种导电插塞的形成方法
技术领域：
本发明涉及半导体工艺领域，特别涉及一种导电插塞的形成方法。
背景技术：
石墨烯(Graphene)是一种由单层碳原子紧密堆积成二维蜂窝状结构的碳质新型薄膜材料。石墨烯不仅是已知材料中最薄的一种，还非常牢固坚硬；作为单质，石墨烯在室温下传递电子的速度比已知导体都快，如此良好的电学性能使石墨烯在半导体工艺领域中具有巨大的潜在价值。现有制作石墨烯薄膜的方法之一为化学气相沉积(CVD)。虽然化学气相沉积工艺简单且成本也较低，但是通过CVD制备的石墨烯薄膜通常需要附着在金属层(例如镍金属层)表面，这样不利于石墨烯电子器件的加工制造。为解决上述问题，目前通常将石墨烯薄膜转移到含硅材料的基片上。具体将石墨烯薄膜转移至含硅材料基片上的方法参考图I至图4所示，首先，如图I所示，提供一基片1，所述基片I的材料是硅或者二氧化硅；在基片I上形成有镍金属层2，通过化学气相沉积(CVD)在所述镍金属层2的表面形成一层石墨烯薄膜3。进一步地，在所述石墨烯薄膜3上旋涂一层有机胶体层4，优选地，所述有机胶体层4的材料为聚甲基丙烯酸甲酯(PMMA)，然后在50-100摄氏度的温度条件下烘干所述有机胶体层4，其作用是使得所述石墨烯薄膜3吸附在所述有机胶体层4上。然后，如图2所示，通过湿法刻蚀将所述石墨烯薄膜3和有机胶体层4剥离所述基片I。优选地，具体工艺如下将带有所述有机胶体层4和石墨烯薄膜3的基片I浸润在HCL溶液(图2中未示出)中，腐蚀去除镍金属层2，使所述石墨烯薄膜3和有机胶体层4漂浮在HCL溶液中。接着，如图3所示，将所述石墨烯薄膜3和所述有机胶体层4均匀地铺展在基片I上，其中所述有机胶体层4朝上，所述石墨烯薄膜3朝上，并通过热处理使所述石墨烯薄膜3与所述基片I紧密接触。最后，如图4所示，将带有石墨烯薄膜3和有机胶体层4的含硅材料的基片I浸润在丙酮溶液(图4中未示出)中，剥离所述有机胶体层4，从而实现将石墨烯薄膜3转移到含硅材料的基片I上的过程，图4所示的带有所述石墨烯薄膜3的基片I可以作为一种导体。进一步地，更为详细的技术方案可以参考中国专利申请号为201010028096. 4的专利文件，在此不予赘述。可以看出，现有的技术方案只能实现在平面(即通常所述的x-y平面)内将石墨烯薄膜转移到含硅材料的基片的过程。但是，在半导体领域，随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件的数量也不断增加，使得 晶圆的表面无法提供足够的面积来制作所需的互连线(interconnect)。为了配合元件缩小后所增加的互连线的需求，利用导电插塞(plug)来实现两层以上的多层金属互连线的设计，成为超大规模集成电路工艺技术中最常用的方法。因此，如果能利用石墨烯良好的导电性能实现一种制备石墨烯导电插塞的方法，将对改进半导体工艺技术起到很大的作用。但是，现有技术中还无法实现在介质层、半导体衬底或金属铜层上直接形成石墨烯薄膜层。
发明内容
本发明解决的问题是利用石墨烯良好的电学性能来改进现有半导体工艺中形成插塞的方法。 为解决上述问题，本技术方案通过提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；在所述绝缘介质层和第一金属层上形成镍金属层；刻蚀镍金属层，形成开口，所述开口露出部分第一金属层表面；在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质层；平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层；刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。可选地，形成石墨烯薄膜层的方法为化学气相沉积法。可选地，所述化学气相沉积法采用的反应气体为CH4和H2。可选地，形成镍金属层的方法为物理气相沉积法。可选地，所述层间介质层的材料为二氧化硅。可选地，平坦化所述层间介质层的方法为化学机械研磨法。可选地，刻蚀所述镍金属层和所述石墨烯薄膜层的方法为干法刻蚀法。可选地，所述干法刻蚀法所采用的气体是Cl2和/或Ar。可选地，形成导电插塞之后，还包括步骤在导电插塞之间形成第二层间介质层，所述第二层间介质层表面与导电插塞顶部齐平；在所述层间介质层上形成与各导电插塞连通的第二金属层。可选地，通过化学气相沉积法沉积所述层间介质层。 可选地，所述第一金属层和所述第二金属层是铜金属层。与现有技术相比，本发明实施例具有以下优点利用石墨烯良好的电学性能，制作一种石墨烯导电插塞，使半导体衬底上各个互连金属层间电学通路的导电性能更好，从而提高最终器件的质量和性能。
图I至图4是现有技术中一种石墨烯薄膜转移过程的示意图；图5是本发明所述一种石墨烯导电插塞的形成方法的流程示意图；图6至图13是本发明形成一种石墨烯导电插塞的第一实施例示意图；图14至图21是本发明形成一种石墨烯导电插塞的第二实施例示意图。
具体实施例方式发明人发现在半导体领域，现有的金属层间的导电插塞的材料通常使用钨金属，而随着对半导体器件性能的要求越来越高，现有的钨插塞已不能满足器件所需的导电性能，因此需要寻找一种导电性能更好的材料来替代现有的导电插塞。针对上述间题，本发明提供了一种制备石墨烯导电插塞的方法，参考图5所示的流程示意图，具体地，包括如下步骤步骤SI，提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；步骤S2，在所述绝缘介质层和第一金属层上形成镍金属层；步骤S3,刻蚀镍金属层,形成开口，所述开口露出部分第一金属层表面；步骤S4，在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；步骤S5，在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质 层；步骤S6，平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层；步骤S7，刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。本发明提供的技术方案可以实现形成一种石墨烯导电插塞的方法，通过所述石墨烯导电插塞来替代现有的金属插塞(例如，钨塞等)，由于在室温下所述石墨烯具有比已知导体都快的传递电子的速度，因此使用石墨烯导电插塞可以提高各个互连金属层间的电路传导率，从而提高最终产品的质量和性能。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。实施例一参考图6至图13是本发明提供的一种石墨烯导电插塞形成过程的示意图。首先，如图6所示，提供半导体衬底(图6中未示出)，所述半导体衬底上形成有绝缘介质层101，所述绝缘介质层101内具有分立第一金属层102，所述第一金属层102的表面与绝缘介质层101的表面齐平。其中，所述绝缘介质层101的材料通常是二氧化硅，也可以是其他K (介电常数)值更低的材料；可选地，所述第一金属层102的材料是铜，也可以是银、铝等其他金属材料，所述第一金属层102的形成方法为现有技术，在此不予赘述。然后,如图7所不,在所述绝缘介质层101和第一金属层102上形成镍金属层103。具体工艺如下通过物理气相沉积(PVD)将镍金属沉积在所述绝缘介质层101和第一金属层102的表面形成镍金属层103，再通过退火处理(Annealing)增强所述镍金属层103的延展性和韧性。如图8所不,刻蚀所述镍金属层103,形成开口，所述开口露出部分第一金属层102表面；可选地，所述开口还可以露出部分第一金属层102表面及部分绝缘介质层101表面。具体工艺如下先于镍金属层103上涂覆一层光刻胶层，经过光刻工艺后，定义出开口图形；以光刻胶层为掩膜，沿开口图形刻蚀镍金属层103至露出部分第一金属层102表面。可选地，刻蚀所述镍金属层103的方法为干法刻蚀，其中，所述干法刻蚀法采用的气体是Cl2和/或Ar。继续参考图8所示，在刻蚀后的镍金属层103的表面以及侧壁形成石墨烯薄膜层
104。具体工艺如下通过化学气相沉积(CVD)法在反应室内通入反应气体，所述反应气体为CH4和H2，其中反应气体中的氢离子与镍金属层103反应，而反应气体中的碳离子生成碳单质的石墨烯薄膜层104。接着，如图9所示，在石墨烯薄膜层104及所述第一金属层102和绝缘介质层101上形成第一层间介质层105。形成所述第一层间介质层105的方法可以是化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)。可选地，所述第一层间介质层105的材料是二氧化硅或者其他低K材料。然后，如图10所示，平坦化所述第一层间介质层105及石墨烯薄膜层104至露出镍金属层103。平坦化工艺通过化学机械研磨(CMP)来完成，研磨后，所述第一层间介质层
105、镍金属层103以及石墨烯薄膜层104的表面齐平。进一步地，如图11所示，刻蚀所述镍金属层103和所述石墨烯薄膜层104，形成与各分立第一金属层102连通的导电插塞106。具体工艺如下在所述层间介质层105上覆盖光刻胶层(图10中未示出)，经曝光显影后定义出导电插塞图形；以所述光刻胶层为掩膜，沿导电插塞图形对所述镍金属层103和所述石墨烯薄膜层104进行刻蚀至露出所述绝 缘介质层101和所述第一金属层102的表面。可以看出，经过上述工艺制造流程，实现了所述石墨烯导电插塞的制作过程。如图11所不，导电插塞106由镍金属层103和石墨烯薄膜层104构成,所述导电插塞106在竖直方向(Z方向)上可以连通所述第一金属层102和位于所述导电插塞上方的第二金属层(图11中未示出)，从而实现相邻金属层间的电学通路。然后，参考图12所示，在所述导电插塞106之间形成第二层间介质层105'，所述第二层间介质层105'表面与第一层间介质层105表面及导电插塞顶部齐平。可选地，其中形成所述第二层间介质层105'的材料以及具体工艺方法与形成所述第一层间介质层105相同，在此不予赘述。进一步地，如图13所示，在所述层间介质层(包括第一层间介质层105和第二层间介质层105 1 )上形成与各导电插塞106相连通的第二金属层108,与所述第一金属层102相类似，分立的所述第二金属层108形成于绝缘介质层107内。所述第二金属层108的材料是铜，也可以是银、铝等其他金属材料；所述绝缘介质层107的材料是二氧化硅。具体地，所述形成第二金属层108的工艺方法与形成所述第一金属层102的方法相类似，在此不予赘述。综上所述，如图13所示，本实施例所形成的导电插塞106连通了所述第一金属层102和所述第二金属层108间的电学通路。进一步地，所述导电插塞106不局限于实施例一所述的形成方法，下面参考本发明的第二实施例。实施例二 参考图14至图21是本发明形成一种石墨烯导电插塞的第二实施例示意图。首先，如图14所示，提供半导体衬底(图14中未示出)，所述半导体衬底上形成有绝缘介质层201，所述绝缘介质层201内具有分立第一金属层202，所述第一金属层202的表面与绝缘介质层201的表面齐平。其中，所述绝缘介质层201的材料通常是二氧化硅，也可以是其他K (介电常数)值更低的材料；可选地，所述第一金属层202的材料是铜，也可以是银、铝等其他金属材料，所述第一金属层202的形成方法为现有技术，在此不予赘述。然后，如图15所不，在所述绝缘介质层201和第一金属层202上形成镍金属层203。具体工艺如下通过物理气相沉积(PVD)将镍金属沉积在所述绝缘介质层201和第一金属层202的表面形成镍金属层203，再通过退火处理(Annealing)增强所述镍金属层203的延展性和韧性。进一步地，如图16所示，刻蚀所述镍金属层203，形成开口，所述开口露出部分第一金属层202表面以及绝缘介质层201表面。可选地，刻蚀所述镍金属层203的方法为干法刻蚀，其中，所述干法刻蚀法采用的气体是Cl2和/或Ar。与实施例一有所不同，在本实施例中，刻蚀所述镍金属层203形成的开口范围大于所述实施例一中形成的开口范围，并且刻蚀后的所述镍金属层203的宽度小于所述第二金属层202的宽度。具体工艺如下先于镍金属层203上涂覆一层光刻胶层，经过光刻工艺后，定义出开口图形；以光刻胶层为掩膜，沿开口图形刻蚀镍金属层103至露出部分第一金属层102表面以及绝缘介质层201表面。可选地，刻蚀所述镍金属层203的方法为干法刻蚀，其中，所述干法刻蚀法采用的气体是Cl2和/或Ar。继续参考图16所示，在刻蚀后的镍金属层203的表面以及侧壁形成石墨烯薄膜 层204。具体工艺如下通过化学气相沉积(CVD)法在反应室内通入反应气体，所述反应气体为CH4和H2，其中反应气体中的氢离子与镍金属层203反应，而反应气体中的碳离子生成碳单质的石墨烯薄膜层104。与实施例一不同的是，在本实施例中，在所述镍金属层203侧壁形成石墨烯薄膜层204的厚度比实施例一中在所述镍金属层103侧壁形成的石墨烯薄膜104更厚。在具体工艺中，可以通入更多的反应气体与所述镍金属层203反应，从而生成更多的所述石墨烯薄膜层204。接着，如图17所示，在石墨烯薄膜层204及所述第一金属层202和绝缘介质层201上形成第一层间介质层205。具体工艺如下可以通过化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)等方法淀积所述第一层间介质层205。可选地,所述第一层间介质层205的材料是二氧化娃或者其他低K材料。然后，如图18所示，平坦化所述第一层间介质层205及石墨烯薄膜层204至露出镍金属层203。平坦化工艺通过化学机械研磨(CMP)来完成，研磨后，所述第一层间介质层205、镍金属层203以及石墨烯薄膜层204的表面齐平。进一步地，如图19所示，刻蚀所述石墨烯薄膜层204，形成与各分立第一金属层202连通的导电插塞206。具体工艺如下在所述层间介质层205以及所述镍金属层203上覆盖光刻胶层(图10中未示出)，经曝光显影后定义出导电插塞图形，再以所述光刻胶层为掩膜，沿导电插塞图形对所述石墨烯薄膜层204进行刻蚀至露出所述第一金属层202的表面。可以看出，经过上述工艺制造流程，实现了所述石墨烯导电插塞的制作过程。与实施例一不同的是，所述导电插塞206的结构中，在所述镍金属层203的左右侧壁上都形成有石墨烯薄膜层204。而在实施例一中，所述导电插塞106的结构中，仅在所述镍金属层103右侧壁上形成有石墨烯薄膜层104。这样，在本实施例中，可以更多地利用石墨烯良好的导电性能来提高所述导电插塞206的电学性能，从而使相邻金属层间的导电速率更快。然后，参考图20所示，在所述导电插塞206之间形成第二层间介质层205'，所述第二层间介质层205'表面与导电插塞206顶部齐平。可选地，其中形成所述第二层间介质层205'的材料以及具体工艺方法与形成所述第一层间介质层205相同，在此不予赘述。
进一步地，如图21所示，在所述层间介质层(包括第一层间介质层205和第二层间介质层205')上形成与各导电插塞206相连通的第二金属层208,与所述第一金属层202相类似，分立的所述第二金属层208形成于绝缘介质层207内。可选地，所述第二金属层208的材料是铜，也可以是银、铝等其他金属材料；所述绝缘介质层207的材料是二氧化硅。具体地，所述形成第二金属层208的工艺方法与形成所述第一金属层202的方法相类似，在此不予赘述。综上所述，如图21所示，本实施例所形成的导电插塞206连通了所述第一金属层202和所述第二金属层208间的电学通路。在所述实施例二的一个变化例中，如图16所示，在刻蚀后的镍金属层203的表面以及侧壁形成石墨烯薄膜层204的过程中，可以根据所要形成的导电插塞的工艺要求(主要是所述导电插塞的宽度)，设定相应的化学气相沉积(CVD)参数，使得在所述镍金属层203的表面以及侧壁形成石墨烯薄膜层204后既达到工艺要求，形成所述导电插塞，而不需要后续的刻蚀石墨烯薄膜层204以及沉积第二层间介质层205'的工艺流程(即省略了图19和图20所示的工艺流程)，这样可以减少工艺流程，提高生产效率。 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种导电插塞的形成方法，其特征在于，包括如下步骤 提供半导体衬底，所述半导体衬底上形成有绝缘介质层，所述绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平； 在所述绝缘介质层和第一金属层上形成镍金属层； 刻蚀镍金属层，形成开口，所述开口露出部分第一金属层表面； 在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层； 在石墨烯薄膜层及所述第一金属层和绝缘介质层上形成第一层间介质层； 平坦化所述第一层间介质层及石墨烯薄膜层至露出镍金属层； 刻蚀所述镍金属层和所述石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。
2.根据权利要求I所述导电插塞的形成方法，其特征在于，形成石墨烯薄膜层的方法为化学气相沉积法。
3.根据权利要求2所述导电插塞的形成方法，其特征在于，所述化学气相沉积法采用的反应气体为CH4和H2。
4.根据权利要求I所述导电插塞的形成方法，其特征在于，形成镍金属层的方法为物理气相沉积法。
5.根据权利要求I所述导电插塞的形成方法，其特征在于，所述层间介质层的材料为氧化硅或氮化硅或氮氧化硅。
6.根据权利要求I所述导电插塞的形成方法，其特征在于，平坦化所述层间介质层的方法为化学机械研磨法。
7.根据权利要求I所述导电插塞的形成方法，其特征在于，刻蚀所述镍金属层和所述石墨烯薄膜层的方法为干法刻蚀法。
8.根据权利要求7所述导电插塞的形成方法，其特征在于，所述干法刻蚀法采用的气体是(12和/或Ar。
9.根据权利要求I所述导电插塞的形成方法，其特征在于，形成导电插塞之后，还包括步骤 在导电插塞之间形成第二层间介质层，所述第二层间介质层表面与导电插塞顶部齐平; 在所述层间介质层上形成与各导电插塞连通的第二金属层。
10.根据权利要求I或9所述导电插塞的形成方法，其特征在于，所述第一金属层和所述第二金属层的材料为铜。
全文摘要
一种导电插塞的形成方法，包括提供半导体衬底，半导体衬底上形成绝缘介质层，绝缘介质层内具有分立第一金属层，第一金属层表面与绝缘介质层表面齐平；在绝缘介质层和第一金属层上形成镍金属层；刻蚀镍金属层，形成开口，开口露出部分第一金属层表面；在刻蚀后的镍金属层表面以及侧壁形成石墨烯薄膜层；在石墨烯薄膜层及第一金属层和绝缘介质层上形成第一层间介质层；平坦化第一层间介质层及石墨烯薄膜层至露出镍金属层；刻蚀镍金属层和石墨烯薄膜层，形成与各分立第一金属层连通的导电插塞。本发明利用石墨烯材料良好的导电性能，制作石墨烯导电插塞，使半导体衬底上各个互连金属层间电学通路的导电性能更好，从而提高最终器件的质量和性能。
文档编号H01L21/768GK102646626SQ20111004468
公开日2012年8月22日 申请日期2011年2月22日 优先权日2011年2月22日
发明者张海洋, 胡敏达 申请人:中芯国际集成电路制造(上海)有限公司