集成薄膜光电元件及其制造方法

专利名称：集成薄膜光电元件及其制造方法
技术领域：
本发明涉及集成薄膜光电元件及其制造方法。
背景技术：
光电元件是将太阳能直接转换成电能的装置，根据所使用的材料大体分为硅类、化合物类、有机物类。根据半导体的相，硅类光电元件细分为单晶硅(single crystalline silicon ；c-Si)光电元件、多晶硅(polycrystalline silicon ；poly-Si)光电元件、非晶硅(amorphous silicon ;a_Si :H)光电兀件。另外，根据半导体的厚度，光电元件分为块(bulk)型光电元件和薄膜(thinfilm)型光电元件，薄膜型光电元件包括厚度为数十ym 数μ m以下的光电转换物质层。在硅类光电元件中，单晶硅和多晶硅光电元件属于块型，非晶硅光电元件属于薄膜型。另一方面，化合物类光电元件分为III-V族的砷化镓(GaAs，Gallium Arsenide)和磷化铟αηΡ，Indium Phosphide)等块型光电元件和II-VI族的碲化镉(CdTe，CadmiumTelluride)以及 I-III-VI 族的铜铟硒(CuInSe2, CIS ；Copper Indium Diselenide)等薄膜型光电元件，有机物类光电元件大体上分为有机分子型和有机无机复合型光电元件。除此之外，还有染料敏化型光电元件，这些都属于薄膜型。上述的各种光电元件中，作为地面上的电力装置，广泛地应用能量转换效率高、制造费用相对低廉的块型硅光电元件。但是，最近因随着块型硅光电元件的需求骤增引起的原料不足现象，价格处于上升趋势。因此，迫切需要能够容易且批量生产价格低廉的高能量转换效率的光电元件的集成薄膜光电元件的制造方法。尤其是，块型硅太阳能电池制造费用中基板所占的比重很大，因此积极进行关于基板薄膜化的研究。另一方面，最近积极进行关于干脆不使用硅基板本身、而在如玻璃或不锈钢等价格低廉的基板上形成多晶硅或单晶硅薄膜以制造出高效率的集成多晶硅或晶硅薄膜光电元件的研究。另外，块型III-V族光电元件的情况下，也在积极研究关于在价格低廉的基板上形成高效率的光电元件的研究。并且，CIGS集成薄膜光电元件的情况下，使用聚合物或不锈钢、钼等柔性基板制造光电元件，以努力降低价格。并且，为了应用广泛，还迫切需要柔性而且透射型集成薄膜光电元件的制造方法。透射型集成薄膜光电元件的情况下，要求与光入射一侧相反的一侧、即光电元件背面的色相多样。另外，为了满足广泛的应用，需要在有限面积的基板上能够输出任意电压的集成或透射型集成薄膜光电元件。

发明内容
本发明的目的在于提供一种价格低廉且能够容易制造的集成薄膜光电元件及其制造方法。本发明的目的在于提供一种减少单元电池的无效区域，能够提高能量转换效率的集成薄膜光电元件及其制造方法。本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的集成薄膜光电元件及其制造方法。本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的柔性集成薄膜光电元件及其制造方法。本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的柔性透射型集成薄膜光电元件及其制造方法。本发明的目的在于提供一种具有任意背面色相的透射型集成薄膜光电元件及其制造方法。本发明的目的在于提供一种在有限面积的基板上具有任意输出电压的集成或透射型集成薄膜光电元件及其制造方法。本发明要解决的技术课题不局限于上述的技术课题，本技术领域的技术人员根据下面记载的内容很容易而且清楚地理解其它技术课题。本发明的集成薄膜光电元件的制造方法包括以下步骤基板上形成多个槽的步骤；从所述各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层的步骤；从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板(a resultantsubstrate)的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层的步马聚ο本发明的集成薄膜光电元件包括基板，形成有多个槽；第一半导体物质层，形成在从所述各个槽内部的第一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上；第二半导体物质层，形成在从所述各个槽内部的所述第一半导体物质层上的第二基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上，且在所述各个槽内部中与第一半导体物质层部分重叠。本发明提供一种价格低廉且能够容易制造的集成薄膜光电元件及其制造方法。本发明提供一种减少单元电池的无效区域，能够提高能量转换效率的集成薄膜光电元件及其制造方法。本发明提供一种无需激光划线工序或等离子体蚀刻工序的集成薄膜光电元件及其制造方法。本发明提供一种无需激光划线工序或等离子体蚀刻工序的柔性集成薄膜光电元件及其制造方法。本发明提供一种无需激光划线工序或等离子体蚀刻工序的柔性透射型集成薄膜光电元件及其制造方法。本发明提供一种具有任意的背面色相的透射型集成薄膜光电元件及其制造方法。本发明提供一种在有限面积的基板上具有任意输出电压的集成或透射型集成薄膜光电元件及其制造方法。


图1表示根据本发明实施例的集成薄膜光电元件的制造方法；图加 图2g表示根据本发明第一实施例的集成薄膜光电元件的制造方法；图3a 图3f表示根据本发明第二实施例的集成薄膜光电元件的制造方法；图如 图4g表示根据本发明第三实施例的集成薄膜光电元件的制造方法。附图标号说明100、200 基板101、201、203、205 槽202、204 孔110,210 第一外因性多结晶半导体物质层120a、220a 第一中间纯多结晶半导体层120b,220b 第二中间纯多结晶半导体层130,230 第二外因性多结晶半导体物质层140、M0:辅助电极层
具体实施例方式下面结合图详细说明根据本发明实施例的集成薄膜光电元件及其制造方法。图1表示根据本发明实施例的集成薄膜光电元件的制造方法。准备形成有槽的基板(SllO)。从所述各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层(S120)。所述第一半导体物质可以为添加杂质的第一外因性(extrinsic)半导体物质。从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层(S130)。所述第二半导体物质可以为添加杂质的第二外因性半导体物质。通常，掺杂(doping)杂质的外因性半导体物质的阻抗相比没有添加杂质的纯(intrinsic)半导体物质的阻抗小。另外，如果大幅增加掺杂量以增加活性，则阻抗会充分地变小，因此能够执行电极的作用。接着，结合图详细说明半导体物质为硅时的本发明的实施例。但是，在除了硅以外的半导体物质的情况下，后述的实施例同样适用。(第一实施例)图加 图2g表示根据本发明第一实施例的集成薄膜光电元件的制造方法。如图加所示，准备形成有槽101的基板100。基板100最好使用光透射率优秀的透明绝缘性材质或不透明绝缘性材质或透明导电性材质或不透明导电性材质。例如，使用透明绝缘性材质时，基板100可以是如钠钙玻璃或强化玻璃等玻璃基板、透明塑料基板或纳米复合材料(nano composite)基板之一。纳米复合材料是纳米晶粒按照弥散相的方式弥散在弥散介质(matrix，连续相)中的材料。弥散介质可以是有机溶剂、塑料、金属或陶瓷，纳米晶粒可以是塑料、金属或陶瓷。弥散介质为有机溶剂时，通过热处理有机溶剂消失，只留下纳米晶粒。另外，使用不透明绝缘性材质时，基板100可以是陶瓷、不透明塑料或不透明纳米复合材料基板之一。而且，使用透明导电性材质时，基板100可以是透明导电性聚合物。使用不透明导电性材质时，基板100可以是不锈钢、铝、铜、钨、钼、镍、铬基板之一。基板100为透明或不透明导电性材质时，基板100整个表面上涂覆绝缘膜。为了制造透射型集成薄膜光电元件，在基板上开穿通孔时，要在包括穿通孔壁面的全部表面上涂覆绝缘膜。此种情况下，在透射型集成薄膜光电元件的背面上用喷雾(spray)、印刷(printing)、喷漆(painting)等方法涂覆所需的颜色。在基板制造过程中，使用将透明导电性物质或不透明导电性物质或玻璃或塑料或纳米复合材料或陶瓷等溶解后的物质，在基板变得坚硬之前用挤压法(press)或压花法(embossing)可以形成条纹(stripe)形状的槽101。不仅如此，对由所述物质构成的基板，使用热压法或热压花法可以形成槽101。基板100可以包括涂覆在透明绝缘性物质或不透明绝缘性物质或透明导电性物质或不透明导电性物质上的陶瓷或塑料或纳米复合材料薄膜，此时，使用热压法或热压花法，在陶瓷或塑料或纳米复合材料薄膜上可以形成槽。并且，在透明绝缘性物质或不透明绝缘性物质或透明导电性物质或不透明导电性物质上涂覆陶瓷或塑料或纳米复合材料薄膜的过程中，使用挤压法或压花法，在陶瓷或塑料或纳米复合材料薄膜上可以形成槽。此时，塑料或纳米复合材料可以包括热固化性材质或紫外线(UV)固化性材质。由于在玻璃上被涂覆的塑料或纳米复合材料薄膜上形成槽，因此相比于直接在玻璃上形成槽更容易形成槽。不仅通过挤压法、压花法、热压法或热压花法形成槽101，还可以通过如湿式蚀刻法、干式蚀刻法、研磨法或切割法等机械加工方法或者如激光划线法等光学加工方法中的一种方法形成槽101。前面所述的基板的材质和槽的形成方法同样适用于后述的实施例。如图2b所示，在槽101底面的一部分、一侧面和与邻接的槽101之间区域上形成第一外因性硅物质层110。第一纯硅物质在第一杂质氛围气中或者与第一杂质一起从一侧对于基板100形成θ 1角度倾斜地排出ODl或者第一外因性半导体物质从一侧对于基板100形成Θ1角度倾斜地排出0D1。而且，第一外因性半导体物质在基板100上沉积过程或沉积之后，通过固相结晶(SPC，Solid Phase Crystalization)或金属诱导结晶(MIC，Metal Induced Crystalization)、焦耳诱导结晶(JIC, Joule Induced Crystalization) >电子束(dlectron beam)、离子束(ion cluster beam ;ICB)、激光束(laser beam)、快速热退火(rapid thermal annealing ；RTA)等方法结晶。由此，在基板100上形成第一外因性多晶硅层110。此时，根据基板温度或生长条件可能在基板100上第一外因性单晶硅层110外延生长(印itaxial growth) 0下面包括外延生长的单晶硅称之为多晶硅。因此，在基板100上形成的槽101底面的一部分和槽101的另一侧面上不会沉积第一外因性硅。为了形成第一外因性硅层110，可以使用具有直进性的沉积方法，还可以使用将硅物质作为源(source)或目标(target)使用的电子束、热沉积、喷雾或者溅射等具有直进性的沉积方法，但是并不局限于此。上述的沉积方法同样适用于之后形成的第一中间纯硅层、第二中间纯硅层和第二外因性硅层，也同样适用于以后的实施例。第一外因性硅层110掺杂第一杂质而具有第一极性。例如，第一杂质为III族元素时，第一外因性硅层110是P型多晶硅层，第一杂质为V族元素时，第一外因性硅层110是η型多晶硅层。第一外因性多晶硅层110形成之后，可以形成基于热处理的缺陷退火(defectannealing)禾口S1I1IiU (passivation)。如图2c所示，第一中间纯硅物质从一侧或一侧对面对于硅板形成θ 2角度倾斜地排出0D2，以在第一外因性多晶硅层110上沉积过程或沉积之后被结晶。由此在第一外因性多晶硅层110上形成第一中间纯多晶硅层120a。此时，第一中间纯多晶硅层120a通过纯硅物质形成，此时第一外因性多晶硅层110的杂质能够向第一中间纯多晶硅120a扩散。因此，第一中间纯多晶硅层120a的第一杂质浓度小于第一外因性多晶硅层110的第一杂质浓度。第一杂质为III族元素时，第一外因性多晶硅层Iio是P+型多晶硅层，第一中间纯多晶硅层120a可以包括ρ型多晶硅层。另外，第一杂质为V族元素时，第一外因性多晶硅层110是η+型多晶硅层，第一中间纯多晶硅层120a可以包括η型多晶硅层。如图2d所示，从第一中间纯硅物质排出一侧的对面，第二中间纯硅物质对于基板形成θ 3角度倾斜地排出0D3，以在第一中间纯多晶硅层120a上沉积过程中或沉积之后被结晶。由此，在第一中间纯多晶硅层120a上形成第二中间纯多晶硅层120b。此时，第二中间纯多晶硅层120b通过纯硅物质形成，关于第二中间纯多晶硅层120b以后详细说明。如图加所示，第二纯硅物质在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板100形成θ 4角度倾斜地排出0D4，或者第二外因性硅物质从一侧的对面对于基板100形成θ 4角度倾斜地排出，以在第二中间多晶硅层120b上沉积过程中或沉积之后被结晶。由此在第二中间纯多晶硅层120b上形成第二外因性多晶硅层130。此时，各个槽101之间区域中，通过光产生电动势的一个区域，即单元电池l(imit cell 1:UC1)的第2外因性多晶硅层130和通过光产生电动势的邻接的另一个区域，即位于置在单元电池2 (unitcell 2 :UC2)上的第一外因性多晶硅层110在槽101内连接。因此，邻接的单元电池(unitcell :UC)相互串联。此时，通过光产生电动势的区域是各个单元电池UC1、UC2的区域。通常，外因性多晶硅电阻抗比纯多晶硅小，因此在本发明的第一实施例中第一外因性多晶硅层110和第二外因性多晶硅层130起到电极的作用。因此，由于在槽内部101邻接区域的第一外因性多晶硅层110和第二外因性多晶硅层130连接，因此邻接的单元电池UC1、UC2相互串联。根据需要，可以将透明导电膜(TCO)、金属薄膜、金属网格或透明导电膜/金属网格插入到第一外因性多晶硅层110下部和/或第二外因性多晶硅层130上部。第一杂质为III族元素时第二杂质为V族元素，第一杂质为V族元素时第二杂质为III元素。因此，由于第二外因性多晶硅层130的第二杂质能够扩散到第二中间多晶硅层120b，因此第二杂质为V族元素时第二外因性多晶硅物质层130为η+型多晶硅层，第二中间多晶硅层120b可以包括η型多晶硅层。另外，第二杂质为III族元素时第二外因性多晶硅层130为ρ+型多晶硅层，第二中间多晶硅层120b可以包括ρ型多晶硅层。因此，第二中间多晶硅层120b的第二杂质浓度小于第二外因性多晶硅物质层130的第二杂质浓度。在本发明的第一实施例中说明了第一和第二中间纯多晶硅层120a、120b的形成过程，但是如图2g所示，没有形成第一和第二中间纯多晶硅层120a、120b的情况下第一外因性多晶硅层110和第二外因性多晶硅层130可以接触。即，第一外因性多晶硅层110和第二外因性多晶硅层130即使在同一个单元电池中接触，也可以形成pn接合。此时，第一纯硅在第一杂质氛围气中或与第一杂质一起从一侧对于基板100倾斜地排出或者第一外因性硅物质从一侧对于基板100倾斜地排出，以在基板100上沉积过程中或沉积之后被结晶。因此，在基板100上形成第一外因性多晶硅层110。然后，第二纯硅物质在第二杂质氛围气中或与第二杂质一起从一侧对面对于基板100倾斜地排出或者第二外因性硅物质从所述对面对于基板100倾斜地排出，以在第一外因性多晶硅层110上沉积过程中或沉积之后被结晶。因此，在第一外因性多晶硅层110上形成第二外因性多晶硅层 130。后述的第二实施例和第三实施例中，也在没有形成第一和第二中间多晶硅层220a、220b、320a、320b的情况下，第一外因性多晶硅层210、310和第二外因性多晶硅层230、330可以接触。第一中间纯多晶硅层120a位于第一外因性多晶硅层110和第二外因性多晶硅层130之间时，第一中间纯多晶硅层120a防止第一外因性多晶硅层130的末端和第二外因性多晶硅层Iio接触而发生短路。另外，第一中间纯多晶硅层120a防止在结晶化过程中第一外因性硅和第二外因性硅可能混合，有助于形成耗尽层。第二中间纯多晶硅层120b防止第二外因性多晶硅层130的末端和第一外因性多晶硅层110接触而发生短路。另外，第二中间纯多晶硅层120b在结晶化过程中防止第一外因性硅和第二外因性硅可能混合，有助于形成耗尽层。第一和第二中间纯硅分别结晶成为第一和第二中间纯多晶硅层120a、120b、第二外因性硅结晶成为第二外因性多晶硅层130的方法，前面通过第一外因性多晶硅层110做了说明，因此省略。另外，在第一实施例中，虽然依次形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130，但是也可以第一外因性硅、第一和第二中间纯硅和第二外因性硅形成之后同时被结晶，以同时形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130。另外，缺陷退火和氢钝化工序同样可以在分别形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130时完成，也可以在第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130形成之后同时完成。这样的特征不仅适用于第一实施例，还可以适用于下面说明的第二和第三实施例。如上所述，第一和第二外因性多晶硅层110、130和第一和第二中间纯多晶硅层120a、120b都可以通过倾斜沉积来形成。即，根据本发明实施例的集成薄膜光电元件没有划线工序或其它的蚀刻工序的情况下单元电池UCl、UC2之间能够串联。另外，通过倾斜沉积形成单元电池UC1、UC2，因此第一和第二外因性多晶硅层110、130和第一和第二中间纯多晶硅层120a、120b自排序，因此不需要其它掩模工序。由于如上所述地无掩模工序、划线工序或蚀刻工序，通过倾斜沉积工序能够形成单元电池而且单元电池之间串联，因此能够容易制造价格低廉的集成薄膜光电元件。另外，数ym 数十μ m狭窄的一个槽101内相互邻接的单元电池UC1、UC2之间能够串联，因此减少无法将光能转换成电能的无效区域(non effectivearea ；ΝΕΑ)，提高集成薄膜光电元件的能量转换效率。并且，第一外因性多晶硅层110和第二外因性多晶硅层130起到电极的作用，因此不用形成其它的电极层，因此制造工序简单而且降低制造费用。
另外，如图2f所示，在第二外因性多晶硅层130的一部分区域上形成电阻抗比第二外因性多晶硅层130小的辅助电极层140。第二外因性多晶硅层130的电阻抗可以相对大于金属电极的电阻抗。因此，单元电池UC1、UC2各自的宽度越大第二外因性多晶硅层130的宽度也越大，第二外因性多晶硅层130的电阻抗越增加。如果第二外因性多晶硅层130的电阻抗增加，则光电元件的光电转换效率下降。在此，单元电池UC1、UC2区域是通过光产生电动势的一个独立的区域。尤其是，光电元件的基板100面积是特定的，因此为了提高效率要降低在基板100整个面积中不产生电能的无效区域所占的比重，增加产生电流的有效区域的所占比重。为了增加基板100整个面积中有效区域所占的比重，应该增加单元电池UC1、UC2区域的宽度。如果形成电阻抗小于第二外因性多晶硅层130的辅助电极层140，则可以抵消由第二外因性多晶硅层130的电阻抗引起的光电元件的效率下降。不仅如此，不降低单元电池效率的情况下可以增加单元电池UC1、UC2区域的宽度，因此能够增加随着集成光电元件，即模块的有效区域的增加导致的模块的输出。如上所述，与有效区域的增加无关地可以保证光电元件的效率，因此容易变换基板100上形成的单元电池UC1、UC2的数量。例如，基板100宽度为80cm，考虑到第二外因性多晶硅层130的电阻抗，单元电池UC1、UC2，...的宽度最大设定为2mm时，在基板100上最少能形成400个单元电池UC1、UC2。而且，400个单元电池UC1、UC2相互串联。另外，一个单元电池UC1、UC2...产生的电压为0. 6V时，在宽度为80cm的基板100上形成的集成光电元件最少能提供MOV电压。辅助电极层140按照与第二外因性多晶硅层130接触的方式形成时，与单元电池UCl、UC2区域的宽度无关地可以保证光电元件的效率，因此可以容易变换基板100上能够形成的单元电池的数量。即，辅助电极层140可以使光电元件的电压供应变得灵活。上面所述的辅助电极层140的功能不仅适用于第一实施例，也同样适用于后述的实施例。在本发明的第一实施例中，辅助电极层140可以包括铝、铜、金、银、铅、钨、镍或铬中的至少一个。另外，辅助电极层140可以通过利用金属掩模(metal mask)的热沉积法或喷墨法(ink jet)、喷雾法(jet spray)、丝网印刷法(screen printing)、纳米压印法(nanoimprint)或冲压法(stamping)中的一种方法形成。另外，为了使单元电池在槽内部电串联，第一和第二外因性半导体物质各自的杂质浓度必须很高。此时，在槽内部重叠的第一和第二外因性半导体物质的pn接合通过隧道效应(tunnel effect)产生电流。但是，即使第一和第二外因性半导体物质的杂质浓度不是很高，也可以使第一外因性半导体物质和第二外因性半导体物质顶部上形成的辅助电极层在槽内部重叠，或者使第二外因性半导体物质和第一外因性半导体物质底部形成的辅助电极层在槽内部重叠，或者使第一外因性半导体物质底部和第二外因性半导体物质顶部上形成的辅助电极层在槽内部重叠的方式使电流通过电阻抗小的辅助电极层，以此能够串联。上面所述的辅助电极层140的材质和形成方法不仅适用于第一实施例，也同样适用于后述的实施例。(第二实施例)图3a 图3f表示根据本发明实施例的透射型(see-through type)集成薄膜光电元件的制造方法。如图3a所示，准备形成有槽201、203、205和孔(hole) 202、204的基板200。孔202、204位于邻接的槽201、203、205之间。在槽201、203、205中邻接的单元电池之间形成串联，孔202,204是为了光的透射。槽201、203、205和孔202、204可以通过相同的方法形成，槽201、203、205和孔202、204的形成方法在第一实施例中已做了说明因此省略。此时，槽201、203、205和孔202,204可以同时形成。孔202、204的深度dl对宽度wl或直径wl之比可以大于槽201、203、205的深度d2对宽度w2之比。例如，如图3a所示，可以形成为孔202、204的宽度wl小于槽201、203、205的宽度，深度相同。或者，可以形成为未图示的孔202、204的深度dl比槽201、203、205的深度深，宽度相同。或者，虽然未图示，但孔202、204可以穿通基板200。如此形成的理由是为了不仅第一外因性硅形成过程，还有在之后的工序中形成的第一中间纯硅、第二中间纯硅和第二外因性硅倾斜沉积过程中，孔202、204的底面上不沉积第一外因性硅、第一中间纯硅、第二中间纯硅和第二外因性硅。由此，光透射孔202、204，形成透射型集成薄膜光电元件。如此的孔202、204形状可以是圆形、多角形或椭圆形，可以在单元电池UC区域上均勻或不均勻地分布。但是，各个单元电池区域上形成的孔的截面积总和最好是相同。另一方面，如图3a所示，第一纯硅物质在第一杂质氛围气中或与第一杂质一起从一侧对于基板形成θ 1角度倾斜地排出ODl或第一外因性硅物质从一侧对于基板形成θ 1角度倾斜地排出0D1，以在沉积过程中或沉积之后被结晶，由此第一外因性多晶硅层210在槽201、203、205底面的一部分和一侧面、孔202、204的一侧面和邻接的槽201、203、205之间的区域上形成。关于第一杂质和第一外因性多晶硅层230在第一实施例中已做了说明，因此省略。如图北所示，第一中间纯硅从一侧或一侧的对面对于基板形成θ 2角度倾斜地排出0D2，以在第一外因性多晶硅层210上沉积过程中或沉积之后被结晶。由此，第一中间纯多晶硅层220a在第一外因性多晶硅层210上形成。关于第一中间纯多晶硅层220在第一实施例中做了说明，因此省略。如图3c所示，第二中间纯硅从第一中间纯硅排出一侧的对面对于基板形成θ 3角度倾斜地排出0D3，以在第一中间纯多晶硅层220a上沉积过程中或沉积之后被结晶。由此，第二中间纯多晶硅层220b在第一中间纯多晶硅层220a上形成。关于第二中间纯多晶硅层220b在第一实施例中做了说明，因此省略。如图3d所示，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板200形成θ 4角度倾斜地排出0D3或第二外因性硅物质从一侧的对面对于基板200形成θ 4角度倾斜地排出0D3，以在第二中间纯多晶硅层220b上沉积过程中或沉积之后被结晶。由此，第二外因性多晶硅层230在第二中间纯多晶硅层220b上形成。关于第二外因性多晶硅层230在第一实施例中已做了说明，因此省略。由此，邻接的单元电池UC1、UC2能够串联。如图!Be所示，在第二外因性多晶硅层230的一部分区域上形成电阻抗小于第二外因性多晶硅层230的辅助电极层M0。关于辅助电极240前面做了说明，因此省略。
另一方面，如图3f所示，也可以未形成第一和第二中间纯多晶硅层220a、220b的情况下第一外因性多晶硅物质层210和第二外因性多晶硅层230接触。此时，第一纯硅在第一杂质氛围气中或与第一杂质一起从一侧对于基板200倾斜地排出或第一外因性硅物质从一侧对于基板200倾斜地排出，以在基板200上沉积过程中或沉积之后被结晶。由此，在基板200上形成第一外因性多晶硅层210。然后，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板200倾斜地排出或第二外因性硅物质从所述对面对于基板200倾斜地排出，以在第一外因性多晶硅层210上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层210上形成第二外因性多晶硅层230。(第三实施例)图如 图如表示根据本发明第三实施例的集成薄膜光电元件的制造方法。如图如所示，准备按照以固定间隔隔开而且两个侧面以相同方向倾斜α角度的方式形成槽301的基板300。如图4b所示，第一纯硅在第一杂质氛围气中或与第一杂质一起对于基板形成垂直的方向排出或第一外因性硅物质对于基板形成垂直的方向排出，以第一外因性硅在槽301底面的一部分和一侧面且在邻接的槽301之间的区域上沉积过程中或沉积之后被结晶。由此，形成第一外因性多晶硅层310。第三实施例中由于槽301倾斜，因此可以在无倾斜沉积工序或掩模工序的情况下形成第一外因性多晶硅层310。关于第一外因性多晶硅层310的形成方法在第一实施例中做了说明，因此省略。如图如所示，第一中间纯硅从一侧或一侧的对面对于基板形成θ 2角度倾斜地排出0D2，以在第一外因性多晶硅层310上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层310上形成第一中间纯多晶硅320a。关于第一中间多结晶半导体层320a在第一实施例中做了说明，因此省略。如图4d所示，第二中间纯硅从第一中间纯硅排出一侧的对面对于基板形成θ 3角度倾斜地排出0D3，以在第一中间多晶硅层320a上沉积过程中或沉积之后被结晶。由此，在第一中间纯多晶硅320a上形成第二中间纯多晶硅层320b。关于第二中间纯过程320b在第一实施例中做了说明，因此省略。如图如所示，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板形成θ 4角度倾斜地排出0D4或第二外因性半导体物质从对面对于基板形成Θ 4角度倾斜地排出0D4，以在第二中间纯多晶硅层320b上沉积过程中或沉积之后被结晶。由此，在第二中间纯多晶硅层320b上形成第二外因性多晶硅层330。关于第二外因性多晶硅层330b在第一实施例中做了说明，因此省略。由此邻接的电池UCl、UC2相互串联。如图4f所示，第二外因性多晶硅层330的一部分区域上形成电阻抗小于第二外因性多晶硅层330的辅助电极层340。关于辅助电极340前面做了说明，因此省略。另一方面，如图4g所示，也可以没有形成第一和第二中间纯多晶硅层320a、320b的情况下第一外因性多晶硅层210和第二外因性多晶硅层230接触。此时，第一纯硅在第一杂质氛围气中或与第一杂质一起或第一外因性硅物质在基板300上沉积过程中或沉积之后被结晶。由此，在基板300上形成第一外因性多晶硅层310。如前面所述，在第三实施例中由于槽301倾斜，因此不进行倾斜沉积。之后，第二纯硅在第二杂质氛围气中或与第二杂质一起或第二外因性硅物质对于基板300倾斜地排出，以在第一外因性多晶硅层310上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层310上形成第二外因性多晶硅层330。本发明中的第一至第三实施例的硅可以代替为太阳光入射时生成载流子(carriers)的任意物质。例如，半导体物质至少可以是硅类、化合物类、有机物类和干式染料敏化类的物质中的至少一种。因此，本发明适用于多种物质的薄膜太阳能电池。另一方面，多重接合电池的情况下，为了提高薄膜太阳能电池的能量转换效率，在构成多重接合电池的每一个电池边界可以形成中间层。此时，中间层由绝缘性物质或导电性物质构成，可以使用透明物质。例如，中间层可以包括氮化硅、硅氧化物、碳化硅或氧化金属物质中的至少一种。另外，中间层可以包括属于金属氧化物类的氧化锌(Zinc Oxide ；ZnO)、氧化锡(Tin Oxide ； SnO2)或氧化铟锡(Indium Tin Oxide ； I TO)中的至少一种。以上结合图说明里本发明的实施例，本技术领域的技术人员可以理解为不变更本发明的技术思想或必要技术特征的情况下可以用其他实施方式实施。因此，可理解为以上所述的实施例，在所有方面都只是例示而已，并不局限于此。
权利要求
1.一种集成薄膜光电元件的制造方法，包括以下步骤在基板上形成多个槽的步骤；从各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层的步骤；从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层的步骤。
2.根据权利要求1所述的集成薄膜光电元件的制造方法，其特征在于还包括在所述基板上形成所述第一半导体物质层的步骤和所述第二半导体物质层的步骤之间形成第一中间纯半导体层和第二中间纯半导体层的步骤。
3.根据权利要求1或2所述的集成薄膜光电元件的制造方法，其特征在于还包括在所述槽之间的所述基板的突出面区域上形成光透射的孔的步骤。
4.根据权利要求2所述的集成薄膜光电元件的制造方法，其特征在于形成第一半导体物质层的步骤包括在第一杂质氛围气中的第一纯半导体物质、第一杂质和第一纯半导体物质或第一半导体物质从一侧倾斜地排出以在所述基板上沉积的步骤；形成所述第一中间纯半导体层的步骤包括第一中间纯半导体物质从所述一侧或所述一侧的对面倾斜地排出以在所述基板上沉积的步骤；形成所述第二中间纯半导体层的步骤包括第二中间纯半导体物质从所述第一中间纯半导体物质排出一侧的对面倾斜地排出以在所述基板上沉积的步骤；形成所述第二半导体物质层的步骤包括在第二杂质氛围气中的第二纯半导体物质、第二杂质和第二纯半导体物质或第二半导体物质从所述第一半导体物质排出一侧的对面倾斜地排出以在所述基板上沉积的步骤。
5.根据权利要求4所述的集成薄膜光电元件的制造方法，其特征在于所述第一半导体物质、所述第一中间纯半导体物质、所述第二中间纯半导体物质和所述第二半导体物质在所述各个沉积步骤中或所述一个以上的沉积步骤中或所述各个沉积步骤之后或所述一个以上的沉积步骤之后被结晶。
6.根据权利要求1 5任一项所述的集成薄膜光电元件的制造方法，其特征在于所述基板为导电性材质时，还包括在所述基板的一部分表面或整个表面上涂覆绝缘膜的步马聚ο
7.根据权利要求1 6任一项所述的集成薄膜光电元件的制造方法，其特征在于在所述第一半导体物质层的底部和所述第二半导体物质层的顶部中至少其中之一形成电阻抗小于所述第一或第二半导体物质层的辅助电极层。
8.根据权利要求4所述的集成薄膜光电元件的制造方法，其特征在于沉积所述第一半导体物质、所述第一中间纯半导体物质、所述第二中间纯半导体物质和所述第二半导体物质的各个步骤是通过具有直进性的电子束沉积法、热沉积法、喷雾沉积法或溅射沉积法中的至少一种方法进行。
9.一种集成薄膜光电元件，包括基板，形成有多个槽；第一半导体物质层，形成在从所述各个槽内部的第一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上；第二半导体物质层，形成在从所述各个槽内部的所述第一半导体物质层上的第二基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上，且在所述各个槽内部与所述第一半导体物质层部分重叠。
10.根据权利要求9所述的集成薄膜光电元件，其特征在于还包括第一中间纯半导体层和第二中间纯半导体层，在所述基板的突出面区域中位于所述第一半导体物质层和所述第二半导体物质层之间，在所述槽内部中，至少在所述第一基线和所述第二基线之间的部分区域，按照使所述第一半导体物质层和所述第二半导体物质层重叠的方式形成。
11.根据权利要求10所述的集成薄膜光电元件，其特征在于所述第一半导体物质层、所述第二半导体物质层、所述第一中间纯半导体层和所述第二中间纯半导体层中至少一个被结晶。
12.根据权利要求9 11任一项所述的集成薄膜光电元件，其特征在于所述多个槽之间的所述基板的突出面区域上位有光透射的孔。
13.根据权利要求12所述的集成薄膜光电元件，其特征在于所述孔穿通所述基板。
14.根据权利要求12所述的集成薄膜光电元件，其特征在于相对于所述孔的宽度或直径的深度之比大于相对于所述槽的宽度的深度之比。
15.根据权利要求9 14任一项所述的集成薄膜光电元件，其特征在于所述第一半导体物质层包括第一杂质，所述第二半导体物质层包括所述第一杂质和其它第二杂质，所述第一半导体物质层和所述第二半导体物质层形成Pn接合。
16.根据权利要求9 15任一项所述的集成薄膜光电元件，其特征在于在所述第一半导体物质层的底部和所述第二半导体物质层的顶部中的至少一个中位有电阻抗小于所述第一或第二半导体物质的辅助电极层。
17.根据权利要求9 15任一项所述的集成薄膜光电元件，其特征在于所述第一半导体物质层的底部和所述第二半导体物质层的顶部上分别位有电阻抗小于所述第一或第二半导体物质的第一辅助电极层和第二辅助电极层，且在所述第一辅助电极层和所述第二辅助电极层中至少一个为透明导电膜。
18.根据权利要求17所述的集成薄膜光电元件，其特征在于所述第一半导体物质层和所述第二半导体物质层顶部上形成的所述第二辅助电极层在槽内重叠，或者所述第二半导体物质层和所述第一半导体物质层底部上形成的所述第一辅助电极层在槽内重叠，或者所述第一辅助电极层和所述第二辅助电极层在槽内重叠。
全文摘要
本发明中提供一种集成薄膜光电元件及其制造方法，该集成薄膜光电元件包括基板，形成有多个槽；第一半导体物质层，从所述各个槽内部的一基线在所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成；第二半导体物质层，从所述各个槽内部的所述第一半导体物质层上的一基线于所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成，且在所述各个槽内部中与所述第一半导体物质层部分重叠。
文档编号H01L31/18GK102386273SQ20111024385
公开日2012年3月21日 申请日期2011年8月24日 优先权日2010年8月26日
发明者全振完, 林宏树 申请人:韩国科学技术院, 韩国铁钢株式会社