专利名称：互连线反向电流产生电路的制作方法
技术领域：
本发明涉及半导体制造技术，特别涉及一种互连线反向电流产生电路。
背景技术：
电迁移(EM，ElectroMigration)现象是是因为电场影响所产生的扩散现象。在集成电路(IC)中，金属互连线(interconnect)连接着各个逻辑电路，各逻辑电路之间由于电压不同而产生电压差，从而在金属互连线中产生电流，发生电迁移，进而产生工作电流，使得集成电路正常工作。在实际应用中，在集成电路正常工作状体下，大多数互连线中的电流方向都是单一的。例如，如图1所示,在集成电路中，上级电路和下级电路通过互连线连接,如上级电路中的输出 MOSFET (Metallic Oxide Semiconductor Field EffectTransistor,金属氧化物半导体场效应晶体管)，如输出PMOS(P-Metal-Oxide_Semiconductor,P型金属氧化物半导体)或者输出NMOS(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体),的输出极(如源极)与金属互连线的第一端连接，下级电路中的输入M0SFET，如输入PMOS或者输入NM0S，的输入极(如漏极)与金属互连线的第二端连接。集成电路正常工作状态下，上级电路和下级电路之间的互连线中的电流方向始终都是从上级电路到下级电路，即电流方向从上级电路中的输出MOSFET的输出极(如源极)经过所述金属互连线流向下级电路中的输入MOSFET的输入极(如漏极)。金属互连线中长期的单向电流,会使得互连线电阻随着使用时间的增加而增大，进而造成集成电路老化失效。特别是在集成电路半导体器件尺寸向亚微米、深亚微米量级发展以后，金属互连线的宽度也在不断地减小，电流密度不断地增加，这更加加快了集成电路的老化速度。因此，需要一种手段来减小上级电路和下级电路之间金属互连线中单一方向电流对集成电路老化的影响。
发明内容
有鉴于此，本发明提供一种自动产生互连线反向电流的电路，以防止上级电路和下级电路之间金属互连线中单一方向的电流造成集成电路的老化，延长集成电路的使用寿命O本发明的技术方案是这样实现的:一种互连线反向电流产生电路:包括第一开关电路、第二开关电路、第三开关电路和第四开关电路；所述第一开关电路的第一控制端与上级电路输出MOSFET的控制极串连，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第一电源电压电连接，输出端与第二开关电路的输出端电连接；所述第二开关电路的第一控制端与上级电路输出MOSFET的控制极电连接，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第二电源电压电连接，输出端与第一开关电路的输出端电连接；所述第三开关电路的唯一控制端与第一、第二开关电路的输出端电连接，输入端与第一电源电压电连接，输出端与所述互连线靠近上级电路输出MOSFET的输出极的一端电连接；所述第四开关电路的唯一控制端与第一、第二开关电路的输出端电连接，输入端与第二电源电压电连接；输出端与所述互连线靠近下级电路输入MOSFET的输入极的一端电连接；所述第一开关电路的输出端、第二开关电路的输出端、第三开关电路的控制端和第四开关电路的控制端电连接于节点A ；所述第二电源电压高于第一电源电压；当所述上级电路和下级电路工作时，第一开关电路开启、第二开关电路关闭、第三开关电路关闭、第四开关电路关闭；当所述上级电路和下级电路关闭时，第一开关电路关闭、第二开关电路开启、第三开关电路开启、第四开关电路开启。进一步:所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括PMOS A和PMOS B，该PMOS A的源极和PMOSB的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该PMOS A的漏极，输出端为该PMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括NMOS A’和NMOS B’，该NMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该NMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOSA的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOSB的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOS B的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述PMOS B的源极、NMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。进一步:
所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括NMOS A和NMOS B，该NMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该NMOS A的漏极，输出端为该NMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括PMOS A’和PMOS B’，该PMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该PMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOSA的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOSB的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOS B的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述NMOS B的源极、PMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括PMOS A和NMOS B，该PMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该PMOS A的漏极，输出端为该NMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括NMOS A’和PMOS B’，该NMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该PMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOSA的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接；
所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOSB的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOS B的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述NMOS B的源极、NMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括NMOS A和PMOS B，该NMOS A的源极和PMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该NMOS A的漏极，输出端为该PMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括PMOS A’和NMOS B’，该PMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该NMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOSA的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOSB的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOS B的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述PMOS B的源极、PMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括NMOS A和PMOS B，该NMOS A的源极和PMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该NMOS A的漏极，输出端为该PMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括PMOS A’和NMOS B’，该PMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该NMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOSA的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOSB的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOS B的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述PMOS B的源极、PMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括PMOS A和NMOS B，该PMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该PMOS A的漏极，输出端为该NMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括NMOS A’和PMOS B’，该NMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该PMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOSA的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOSB的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOS B的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述NMOS B的源极、NMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极；
所述第一开关电路包括NMOS A和NMOS B，该NMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该NMOS A的漏极，输出端为该NMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括PMOS A’和PMOS B’，该PMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该PMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOSA的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动NMOS B,所述第四开关电路的输入端为该驱动NMOSB的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOS B的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述NMOS B的源极、PMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。进一步:所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极；所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极；所述第一开关电路包括PMOS A和PMOS B，该PMOS A的源极和PMOSB的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该PMOS A的漏极，输出端为该PMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOSA的漏极与所述第一电源电压电连接；所述第二开关电路包括NMOS A’和NMOS B’，该NMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该NMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOSA的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接；所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOSB的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOS B的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接；所述PMOS B的源极、NMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。进一步，所述第一电源电压为Vss电压，所述第二电源电压为Vdd电压。从上述方案可以看出:本发明的互连线反向电流产生电路，当上级电路和下级电路正常工作时，第一开关电路开启、第二开关电路关闭、第三开关电路关闭、第四开关电路关闭，因此从第二电源电压经过第四开关电路、互连线、第三开关电路到第一电源电压的电路为关闭状态，互连线中仅有上级电路和下级电路正常工作时从上级电路到下级电路的正向工作电流；当上级电路和下级电路关闭即空置时，第一开关电路关闭、第二开关电路开启、第三开关电路开启、第四开关电路开启，因此从第二电源电压经过第四开关电路、互连线、第三开关电路到第一电源电压的电路为开启状态，互连线中产生了从下级电路到上级电路方向的反偏电场，进而产生与正常工作电流相反的反向电流，该反向电流与上级电路和下级电路正常工作时互连线中的正向工作电流相互补,抑制了金属互连线中单一方向电流造成的电迁移效应，提高了互连线的可靠性，延长了集成电路的使用寿命。
图1为集成电路中互连线连接上级电路和下级电路的示意图；图2为本发明的互连线反向电流产生电路的结构图；图3a和图3b为本发明的互连线反向电流产生电路实施例1的电路图；图4a和图4b为本发明的互连线反向电流产生电路实施例2的电路图；图5a和图5b为本发明的互连线反向电流产生电路实施例3的电路图；图6a和图6b为本发明的互连线反向电流产生电路实施例4的电路图；图7a和图7b为本发明的互连线反向电流产生电路实施例5的电路图；图8a和图8b为本发明的互连线反向电流产生电路实施例6的电路图；图9a和图9b为本发明的互连线反向电流产生电路实施例7的电路图；图1Oa和图1Ob为本发明的互连线反向电流产生电路实施例8的电路图。附图中，各标号所代表的名称如下:1、第一开关电路，2、第二开关电路，3、第三开关电路，4、第四开关电路，5、互连线
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。如图2所示，本发明提供的互连线反向电流产生电路包括:第一开关电路1、第二开关电路2、第三开关电路3和第四开关电路4 ;第一开关电路I的第一控制端与上级电路输出MOSFET的控制极电连接，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第一电源电压电连接；输出端与第二开关电路的输出端电连接。第二开关电路2的第一控制端与上级电路输出MOSFET的控制极电连接，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第二电源电压电连接，输出端与第一开关电路的输出端电连接。第三开关电路3的唯一控制端与第一、第二开关电路1、2的输出端电连接,输入端与第一电源电压电连接，输出端与互连线5靠近上级电路输出MOSFET的输出极的一端电连接。第四开关电路4的唯一控制端与第一、第二开关电路1、2的输出端电连接，输入端与第二电源电压电连接，输出端与互连线5靠近下级电路输入MOSFET的输入极的一端电连接。第一开关电路I的输出端、第二开关电路2的输出端、第三开关电路3的控制端和第四开关电路4的控制端电连接于节点A。第二电源电压高于第一电源电压。图2所示电路中，当上级电路和下级电路工作时，第一开关电路I开启、第二开关电路2关闭、第三开关电路3关闭、第四开关电路关闭4，此时互连线5中电流方向为从上级电路输出MOSFET到下级电路输入MOSFET (以下简称正向电流)；当上级电路和下级电路关闭即空置时，第一开关电路I关闭、第二开关电路2开启、第三开关电路3开启、第四开关电路4开启，此时存在一个从第二电源电压经第四开关电路4、互连线5、第三开关电路3到第一电源电压的通路，互连线5中便产生了从下级电路到上级电路方向的电流(以下简称反向电流)，该电流与上级电路和下级电路正常工作时互连线5中电流的正向电流的方向相反，对于互连线5来说该反向电流与正向电流相互补，从而抑制了金属互连线5中单一方向电流造成的电迁移效应，提高了互连线5的可靠性，延长了集成电路的使用寿命。具体地，本发明的互连线反向电流产生电路中:第一电源电压为Vss电压，第二电源电压为Vdd电压。第一开关电路I由晶体管MOS A和MOS B构成，MOS A的源极和MOS B的漏极电连接，第一开关电路I的第一控制端为MOS A的栅极，第二控制端为MOS B的栅极，输入端为MOS A的漏极，输出端为MOS B的源极；M0S A的栅极与上级电路输出MOSFET的栅极电连接，MOS B的栅极与下级电路输入MOSFET的栅极电连接，MOS A的源极与Vss电连接。第二开关电路2由MOS A’和NMOS B’构成，MOS A’的漏极和NMOS B’的源极电连接，第二开关电路2的第一控制端为MOS A’的栅极，第二控制端为MOS B’的栅极，输出端为MOS A’的源极，输入端为MOS B’的漏极；M0SA’的栅极与上级电路输出MOSFET的栅极电连接，MOS B’的栅极与下级电路输入MOSFET的栅极电连接，MOS B’的漏极与Vdd电连接。第三开关电路3由驱动(force)MOS A构成，第三开关电路3的输入端为驱动MOS A的漏极，输出端为驱动MOS A的源极，唯一控制端为驱动NMOS A的栅极；驱动MOS A的漏极与互连线5靠近上级电路输出MOSFET的源极的一端电连接，源极与Vss电连接。第四开关电路4由驱动MOS B构成，第四开关电路4的输入端为驱动MOS B的漏极，输出端为驱动MOS B的源极，唯一控制端为驱动MOS B的栅极，驱动MOS B的漏极与Vdd电连接，源极与互连线5靠近下级电路输入MOSFET的漏极的一端电连接。MOS B的源极、MOS A’的源极、驱动MOS A的栅极和驱动MOS B的栅极电连接于节点
A。通过MOSA、M0S B、MOS A’和MOS B’的控制，关闭或者开启驱动MOS A和驱动MOS B ；当上级电路和下级电路正常工作时，通过MOS A、M0S B、MOS A’和MOS B’使得驱动MOS A和驱动MOS B关闭，互连线中仅有上级电路和下级电路正常工作的正向电流；当上级电路和下级电路关闭时，通过MOS A、M0S B、MOS A’和MOS B’使得驱动MOS A和驱动MOS B导通(开启)，互连线中产生反向电流。根据上级电路输出MOSFET和下级电路输入MOSFET的种类的不同，上述MOS A、M0S
B,MOS A’、M0S B’、驱动MOS A和驱动MOS B的种类有多种组合方式，如下表所示。
权利要求
1.一种互连线反向电流产生电路，其特征在于: 包括第一开关电路、第二开关电路、第三开关电路和第四开关电路； 所述第一开关电路的第一控制端与上级电路输出MOSFET的控制极串连，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第一电源电压电连接，输出端与第二开关电路的输出端电连接； 所述第二开关电路的第一控制端与上级电路输出MOSFET的控制极电连接，第二控制端与下级电路输入MOSFET的控制极电连接，输入端与第二电源电压电连接，输出端与第一开关电路的输出端电连接； 所述第三开关电路的唯一控制端与第一、第二开关电路的输出端电连接，输入端与第一电源电压电连接，输出端与所述互连线靠近上级电路输出MOSFET的输出极的一端电连接； 所述第四开关电路的唯一控制端与第一、第二开关电路的输出端电连接，输入端与第二电源电压电连接；输出端与所述互连线靠近下级电路输入MOSFET的输入极的一端电连接; 所述第一开关电路的输出端、第二开关电路的输出端、第三开关电路的控制端和第四开关电路的控制端电连接于节点A ； 所述第二电源电压高于第一电源电压； 当所述上级电路和下级电路工作时，第一开关电路开启、第二开关电路关闭、第三开关电路关闭、第四开关电路关闭； 当所述上级电路和下级电路关闭时，第一开关电路关闭、第二开关电路开启、第三开关电路开启、第四开关电路开启。
2.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括PMOS A和PMOS B，该PMOS A的源极和PMOSB的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该PMOS A的漏极，输出端为该PMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括NMOS A’和NMOS B’，该NMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该NMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOS A的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOS B的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOSB的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述PMOS B的源极、NMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。
3.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括NMOS A和NMOS B，该NMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该NMOS A的漏极，输出端为该NMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括PMOS A ’和PMOS B’，该PMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该PMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOS A的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOS B的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOSB的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述NMOS B的源极、PMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。
4.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括PMOS A和NMOS B,该PMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该PMOS A的漏极，输出端为该NMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括NMOS A’和PMOS B’，该NMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该PMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOS A的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOS B的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOSB的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述NMOS B的源极、NMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。
5.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为PM0S，该PMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括NMOS A和PMOS B，该NMOS A的源极和PMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该NMOS A的漏极，输出端为该PMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括PMOS A’和NMOS B’，该PMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该NMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOS A的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOS B的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOSB的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述PMOS B的源极、PMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。
6.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括NMOS A和PMOS B，该NMOS A的源极和PMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该NMOS A的漏极，输出端为该PMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括PMOS A’和NMOS B’，该PMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该NMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOS A的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOS B的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOSB的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述PMOS B的源极、PMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。
7.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为PM0S，该PMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括PMOS A和NMOS B，该PMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该PMOS A的漏极，输出端为该NMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括NMOS A’和PMOS B’，该NMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该PMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOS A的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOS B的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOSB的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述NMOS B的源极、NMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。
8.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括NMOS A和NMOS B，该NMOS A的源极和NMOS B的漏极电连接，第一开关电路的第一控制端为该NMOS A的栅极，第二控制端为该NMOS B的栅极，输入端为该NMOS A的漏极，输出端为该NMOS B的源极；所述NMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括PMOS A’和PMOS B’，该PMOS A’的漏极和PMOS B’的源极电连接，第二开关电路的第一控制端为该PMOS A’的栅极，第二控制端为该PMOS B’的栅极，输出端为该PMOS A’的源极，输入端为该PMOS B’的漏极；所述PMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS B’的漏极与所述第二电源电压电连接； 所述第三开关电路包括驱动NMOS A，所述第三开关电路的输入端为该驱动NMOS A的漏极，输出端为该驱动NMOS A的源极，唯一控制端为该驱动NMOS A的栅极；所述驱动NMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动NMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动NMOS B，所述第四开关电路的输入端为该驱动NMOS B的漏极，输出端为该驱动NMOS B的源极，唯一控制端为该驱动NMOS B的栅极，所述驱动NMOSB的漏极与第二电源电压电连接，所述驱动NMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述NMOS B的源极、PMOS A’的源极、驱动NMOS A的栅极和驱动NMOS B的栅极电连接于节点A。
9.根据权利要求1所述的互连线反向电流产生电路，其特征在于: 所述上级电路输出MOSFET为NM0S，该NMOS的控制极为栅极，输出极为源极； 所述下级电路输入MOSFET为NM0S，该NMOS的控制极为栅极，输入极为漏极； 所述第一开关电路包括PMOS A和PMOS B,该PMOS A的源极和PMOSB的漏极电连接，第一开关电路的第一控制端为该PMOS A的栅极，第二控制端为该PMOS B的栅极，输入端为该PMOS A的漏极，输出端为该PMOS B的源极；所述PMOS A的栅极与上级电路输出MOSFET的栅极电连接，所述PMOS B的栅极与下级电路输入MOSFET的栅极电连接，所述PMOS A的漏极与所述第一电源电压电连接； 所述第二开关电路包括NMOS A’和NMOS B’，该NMOS A’的漏极和NMOS B’的源极电连接，第二开关电路的第一控制端为该NMOS A’的栅极，第二控制端为该NMOS B’的栅极，输出端为该NMOS A’的源极，输入端为该NMOS B’的漏极；所述NMOS A’的栅极与上级电路输出MOSFET的栅极电连接，所述NMOS B’的栅极与下级电路输入MOSFET的栅极电连接，所述NMOS B’的漏极与所述第二电源电压电连接；所述第三开关电路包括驱动PMOS A，所述第三开关电路的输入端为该驱动PMOS A的漏极，输出端为该驱动PMOS A的源极，唯一控制端为该驱动PMOS A的栅极；所述驱动PMOS A的漏极与所述互连线靠近上级电路输出MOSFET的源极的一端电连接，所述驱动PMOS A的源极与第一电源电压电连接； 所述第四开关电路包括驱动PMOS B，所述第四开关电路的输入端为该驱动PMOS B的漏极，输出端为该驱动PMOS B的源极，唯一控制端为该驱动PMOS B的栅极，所述驱动PMOSB的漏极与第二电源电压电连接，所述驱动PMOS B的源极与所述互连线靠近下级电路输入MOSFET的漏极的一端电连接； 所述PMOS B的源极、NMOS A’的源极、驱动PMOS A的栅极和驱动PMOS B的栅极电连接于节点A。
10.根据权利要求1至9任一项所述的互连线反向电流产生电路，其特征在于:所述第一电源电压为Vss电压，所述 第二电源电压为Vdd电压。
全文摘要
本发明公开了一种集成电路金属互连线可自动产生反向电流的电路，包括第一至第四开关电路；第一开关电路的两个控制端分别连接上级电路输出MOSFET和下级电路输入MOSFET的控制极，输入端连接Vss，输出端连接节点A；第二开关电路的两个控制端分别连接输出MOSFET和输入MOSFET的控制极，输入端连接Vdd，输出端连接节点A；第三开关电路的输入端连接互连线靠近输出MOSFET的输出极的一端，输出端连接Vss，控制端连接节点A；第四开关电路的输入端连接Vdd，输出端连接互连线靠近输入MOSFET的输入极的一端，控制端连接节点A。当上、下级电路关闭即空置时该电路在互连线中会产生与正常工作电流相反的电流，抑制了金属互连线中单一方向电流造成的电迁移效应，提高了互连线的可靠性，延长了集成电路的使用寿命。
文档编号H01L23/58GK103165584SQ20111042758
公开日2013年6月19日 申请日期2011年12月19日 优先权日2011年12月19日
发明者冯军宏, 甘正浩 申请人:中芯国际集成电路制造(上海)有限公司