专利名称：定向耦合器的制作方法
技术领域：
本发明涉及定向耦合器，尤其涉及传输线路型的定向耦合器的特性改善。
背景技术：
以往，定向耦合器被用于高频信号的测定等用途(例如，参照专利文献I。)。
图1 (A)是手机装置等的RF发送电路100的框图。RF发送电路100具备天线111、定向耦合器120A、发送电力放大器113、调制电路112以及自动增益控制电路114。定向耦合器120A是传输线路型的定向耦合器，具备主线路121和耦合线路(副线路)122。主线路121连接在天线111和发送电力放大器113之间。自动增益控制电路114与定向耦合器120A的副线路122连接并基于来自与主线路121耦合的副线路122的信号来控制发送电力放大器113。
图1 (B)是定向耦合器120A的等价电路图。这里，定向耦合器120A是主线路121与副线路122之间的互感M的耦合系数为I的理想电路。主线路121具有信号输入端口RFin和信号输出端口 RFout，副线路122具有耦合端口 CPL和隔离端口 ISO。主线路121与副线路122通过两线路间的分布电容C而相互电场耦合并通过互感M而相互磁场耦合。
在主线路121中，若从信号输入端口 RFin被输入信号SI,则由于基于稱合电容C的电场耦合，信号S2在副线路122向耦合端口 CPL的方向传播、S3信号在副线路122向隔离端口 ISO的方向传播。另外，由于基于互感M的磁场f禹合,信号S4、信号S5在由副线路122和地线(GND)构成的闭环上从隔离端口 ISO向耦合端口 CPL的方向传播。
在该理想等价电路中，流向耦合端口 CPL的信号S2、S4相对于信号SI都是+ 90°的相位，相位对准。因此，从耦合端口 CPL输出对信号S2和信号S4的电力进行相加后的信号。另一方面，对流向隔离端口 ISO的信号S3、S5而言,信号S3相对于信号SI是+ 90°的相位，信号S5相对于信号SI是一 90°的相位,信号S3和信号S5为相反相位。因此,在隔离端口 ISO中,信号S3和信号S5的电力相互抵消而不输出信号。
图2是举例说明定向耦合器120A的频率特性和隔离特性的图。在图2 (A )所示的频率特性中，持续整个频带的插入损失几乎为0，此外与耦合端口 CPL的耦合量相比，隔离端口 ISO的隔离极小，可以得到较高的定向。此外图2 (B)所示的隔离特性是用极坐标显示从隔离端口 ISO输出的信号的特性，与频率无关系总是几乎为O。
专利文献1:日本特开2009 - 044303号公报
在上述理想定向耦合器120A中，互感M的耦合系数为I，在隔离端口 IS0，由电场耦合引起的信号和由磁场耦合引起的信号为逆相而相互抵消。然而，在实际的定向耦合器中，难以像上述一样使互感M的耦合系数为1，通常存在由引绕布线、引线等引起的寄生电感。
图3是对在实际的定向耦合器120B中的寄生电感的影响进行说明的图。在图3(A)中示出定向耦合器120B的等价电路。在该定向耦合器120B中，在主线路121的信号输出端口 RFout产生寄生电感LI，在副线路122的耦合端口 CPL产生寄生电感L2。在图3(B)、图3 (C)中示出使寄生电感LI =0.5nH、L2= 1.0nH=的情况下的定向耦合器120B的频率特性和隔离特性。在该情况下，在副线路122中，由电场耦合产生的信号和由磁场耦合产生的信号都发生相位延迟，并且在隔离端口 ISO产生用两信号的相加无法抵消的信号。而且，无法确保足够的隔离、定向。此外，有时在信号输入端口 RFin、隔离端口 ISO也产生寄生电感，对这些寄生电感而言，几乎不会使定向耦合器的隔离特性、定向恶化，这里视为不发生这些。
然而，公知有通过在高频电路将与寄生电感串联谐振的串联电容进行连接而抑制寄生电感的影响的技术。于是，在上述定向耦合器120B中也考虑将寄生电感L1、L2与串联电容连接。
图4是对将寄生电感与串联电容连接的构成的定向耦合器120C进行说明的图。在定向耦合器120C中，在主线路121中插入电感Ll(= 0.5nH)和以所希望的频率(约2.0GHz)进行串联谐振的串联电容Cl (=14pF)，在副线路122插入电感L2 (= 1.0nH)和以所希望的频率(约2.0GHz)进行串联谐振的串联电容C2 (=6pF)。在该情况下，在各寄生电感和串联电容串联谐振的频率(约2.0GHz)下改善了隔离和定向。
但是，在这样插入串联电容后的电路构成中，作为定向耦合器120C整体的器件尺寸会增大串联电容Cl、C2的大小。特别是，如果考虑信号输出端口 RFout处的与外部电路之间的阻抗匹配，需要进行电路设计以便使信号输出端口 RFout的寄生电感LI变小，在该情况下，与该寄生电感LI谐振的串联电容Cl会成为大容量且极大型的电容。因此，会由串联电容Cl带来器件尺寸的大型化。发明内容
于是，本发明的目的在于提供即使寄生电感存在也能够得到良好隔离特性并能够抑制大型化的构成的定向I禹合器。
本发明涉及传输线路型的定向耦合器，上述定向耦合器具备主线路、通过电场耦合和磁场耦合与主线路耦合的副线路。主线路具有信号输入端口和信号输出端口，副线路具有耦合端口和隔离端口。这里，信号输出端口和耦合端口中的仅任意一个端口与串联电容连接。
在该构成中，通过使信号输出端口和I禹合端口中的仅任意一个端口与串联电容连接，能够改善隔离和定向，另外，能够比两个端口都连接串联电容的情况更抑制器件尺寸的大型化。
在上述定向耦合器中，优选将以所希望的频率与信号输出端口的寄生电感谐振的电容值设为Cl、将以所希望的频率与耦合端口的寄生电感谐振的电容值设为C2，串联电容的电容值被设定为电容值Cl以下或者电容值C2以下。进一步优选将串联电容的电容值设定为满足下面等式的电容值Cx，
Cx=I / (I / Cl+1 / C2)。
若作为串联电容插入电容值Cl、电容值C2，则虽然能够改善隔离和定向，但越接近比电容值Cl、电容值C2更小的电容值Cx越会改善隔离和定向。并且，电容值越小，串联电容越能够小型化，并且有助于抑制器件的尺寸。
在上述定向耦合器中，优选信号输出端口和耦合端口中仅耦合端口与串联电容连接。由此，信号输出端口不需要被插入串联电容就能够防止插入损失的增大。
对上述定向耦合器而言，优选利用薄膜工艺形成主线路、副线路以及串联电容。通过利用薄膜工艺作成定向耦合器而能够抑制各部件的位置偏差，因此能够将定向耦合器的电特性的偏差抑制到非常小。
对上述定向耦合器而言，优选将主线路和副线路中的至少一个线路用作构成串联电容的电极。在该构成中，能够一并形成构成串联电容的电极、主线路以及副线路，能够减少在以往的制造工艺所追加的工艺数。另外，能够防止器件尺寸增大串联电容的电极面积的大小。
对上述定向耦合器而言，若使用半绝缘性基板，则能够减少损耗并减少定向耦合器的插入损失而为优选。另外，在该情况下，在定向耦合器中混装其他有源元件而能够促进器件的小型化和低价格化等。
根据本发明，即使在主线路、副线路存在寄生电感，也仅向信号输出端口和耦合端口中的一个端口插入串联电容而能够得到良好的隔离特性和定向。另外，在该情况下，由于不使用2个串联电容而仅使用一个串联电容所以能够抑制器件尺寸的大型化。
图1是对设置在RF发送电路中的传输线路型的定向耦合器进行说明的图。
图2是对图1的定向耦合器的频率特性和隔离特性进行说明的图。
图3是对在传输线路形的定向耦合器中的寄生电感的影响进行说明的图。
图4是对与在传输线路形的定向耦合器中的寄生电感谐振的串联电容的影响进行说明的图。
图5是对本发明的第I实施方式的定向耦合器进行说明的图。
图6是对以往构成和本申请构成进行频率特性比较的表。
图7是对本发明的第2实施方式的定向耦合器进行说明的图。
图8是对本发明的第3实施方式的定向耦合器进行说明的图。
图9是对定向耦合器的实施例进行说明的图。
图10是对定向耦合器的制造所涉及的薄膜工艺的实施例进行说明的图。
图11是对定向耦合器的其他实施例进行说明的图。
图12是对定向耦合器的其他实施例进行说明的图。
具体实施方式
以下，对本发明的实施方式所涉及的传输线路型的定向耦合器的概略构成和工作进行说明。
《第I实施方式》
图5(A)是本发明的第I实施方式的传输线路型的定向耦合器20A的等价电路图。
定向耦合器20A具备主线路21和副线路22。主线路21和副线路22分别具有电感L，并相互通过线路间的分布电容C而电容耦合、通过互感M而磁场耦合。主线路21具有信号输入端口 RFin和信号输出端口 RFout。副线路22具有耦合端口 CPL和隔离端口 ISO。在副线路22，在耦合端口 CPL由电场耦合引起的信号和由磁场耦合引起的信号为同相位而相长，在隔离端口 ISO由电场耦合引起的信号和由磁场耦合引起的信号为逆相位而相消。
如果是理想定向耦合器，则通过适当地调整互感M和分布电容C，使耦合端口 CPL的输出成为相对于信号输入端口 RFin的输入电力仅为十90°的相位成分。另外，隔离端口 ISO的输出几乎成为O。然而，实际上，互感M的耦合系数不为1，在主线路21存在线路本身的电感L和由布线等带来的寄生电感LI，另外，在副线路22存在线路本身的电感L和寄生电感L2。
因此，在副线路22产生的由磁场耦合引起的信号和由电场耦合引起的信号中由于寄生电感而发生相位延迟，无法以电场耦合、磁场耦合完全相互抵消隔离端口 ISO的输出电力而发生隔离特性的恶化。
于是，在本实施方式中，在副线路22相对于寄生电感L2以串联的方式插入串联电容Cx。这里串联电容Cx等于串联连接了设置在前述定向耦合器120C (参照图4)的串联电容Cl、C2时的电容值。即，串联电容Cx满足下式面的等式。此外，串联电容Cl、C2是分别与寄生电感L1、L2串联谐振的电容值。
Cx=I / (I / Cl+1 / C2) {= I / (I / 14 + I / 6) = 4.2}
由此，对该定向耦合器20A而言，无论存在寄生电感L1、L2与否都改善所希望的频率(约2.0GHz)下的隔离和定向。图5 (B)是举例说明定向耦合器20A的频率特性的图，图5 (C)是用极坐标显示了该隔离特性的图。在定向耦合器20A的频率特性中，信号输出端口RFout处的插入损失持续全频带几乎为0，隔离端口 ISO处的隔离在频率约2.0GHz下通过谐振而被大幅度地改善。并且，在该频率约2.0GHz下，耦合端口 CPL中的耦合量与隔离之比亦即定向也被大幅度地改善。
这样，在该定向耦合器20A中，通过将串联电容Cx插入耦合端口 CPL能够改善隔离特性和定向。在图6示出定向耦合器20A和以往构成在频率2.0GHz的频率特性之比较。定向耦合器20A比理想电路构成的定向耦合器120A在隔离和定向方面稍有恶化，但两方面都比成为实用限度的30dB充分大而能够实现可实用的特性。另一方面，与存在由寄生电感带来的负面影响的定向耦合器120B相比，改善了隔离和定向，特别是定向约超过成为实用限度的30dB越被大幅度地改善。另外，与设置有与各寄生电感串联谐振的串联电容C1、C2的定向耦合器120C相比，仅设置I个比串联电容C1、C2小型的串联电容Cx，因此能够抑制器件尺寸的大型化。而且，串联电容Cx是比串联电容Cl、C2小容量且小型的电容，因此在该点上也适合于小型化。因此，在将串联电容Cx插入耦合端口 CPL的定向耦合器20A中能够避免寄生电感的影响并能够大幅度地抑制器件尺寸的大型化。
此外，在仅在信号输出端口 RFout产生寄生电感LI的情况下，优选在耦合端口 CPL追加与寄生电感LI谐振的串联电容Cl。另外，在仅在耦合端口 CPL产生寄生电感L2的情况下，优选在耦合端口 CPL追加与寄生电感L2谐振的串联电容C2。在这些情况下，与上述实施方式相同，能够改善隔离和定向。
《第2实施方式》
接下来，对第2实施方式的定向耦合器20B进行说明。图7 (A)是定向耦合器20B的等价电路图，定向耦合器20B构成为仅在耦合端口 CPL插入了串联电容Cx’(=C2=6pF)。
在该构成中，如图7 (B),7 (C)的频率特性、隔离特性所示那样，基于串联电容Cx’的谐振频率偏离所希望的频率(约2.0GHz),隔离和定向和的改善效果被限定，仅能够期待某种程度的隔离和定向的改善。然而，至少省略了以往设置在信号输出端口 RFout的串联电容Cl，因此能够将器件尺寸抑制串联电容Cl的量，另外，还能够抑制由向主线路21插入串联电容Cl而带来的插入损失的恶化。因此，可以考虑优选像前述定向耦合器20A那样，连接与串联连接了串联电容Cl和串联电容C2而得的电容值等价的电容值Cx。
《第3实施方式》
接下来，对第3实施方式的定向耦合器20C进行说明。图8 (A)是定向耦合器20C的等价电路图，定向耦合器20C构成为仅在信号输出端口 RFout插入串联电容Cx( =4.2pF)。
在该构成中，如图8 (B),8 (C)的频率特性、隔离特性所示那样，基于串联电容Cx的谐振频率成为所希望的频率(约2.0GHz)能够期待某种程度的隔离和定向的改善。另外，至少省略了以往设置在耦合端口 CPL的串联电容C2，因此能够将器件尺寸抑制串联电容C2的量。但是，由于向主线路21插入串联电容Cxhi产生若干插入损失的恶化。因此，如前述定向耦合器20A那样，可认为优选将耦合端口 CPL侧连接串联电容。
《实施例1》
接下来，对本发明的定向耦合器的制造方法进行说明。图9 (A)是定向耦合器20D的图案图，图9 (B)是图9 (A)所示的B— B’剖面的剖视图。
对定向耦合器20D而言，在半绝缘性基板24上具备:主线路21、副线路22、信号输入端口 RFin、信号输出端口 RFout、耦合端口 CPL以及隔离端口 ISO。另外，在半绝缘性基板24上层叠有设置有使各端口露出的开口的介电膜23。并且，通过将上表面电极25从耦合端口 CPL露出的开口起设置在介电膜23上并使上表面电极25的端部的矩形区域与副线路22的端部的矩形区域重叠，而形成串联电容Cx。信号输入端口 RFin、信号输出端口 RFout、耦合端口 CPL以及隔离端口 ISO通过引线等与外部电路连接。
图10是对定向耦合器20D的制造工艺进行说明的示意图。
使用能够排列多个器件、利用使用了 GaAs (砷化镓)等电介质损耗小的材料的晶片(基板)来制造定向耦合器20D。在图中将晶片上的单独器件形成区域作为半绝缘性基板24表示。
首先，如图10 (B)所示，使用薄膜工艺在半绝缘性基板24上形成定向耦合器20D的主线路21、副线路22、信号输入端口 RFin、信号输出端口 RFout、耦合端口 CPL以及隔离端口 ISO。此外，用由Au或者Al构成的一体图案将主线路21、信号输入端口 RFin以及信号输出端口 RFout形成为相互导通。另外，用由Au或者Al构成的一体图案也将副线路22和隔离端口 ISO形成为相互导通。耦合端口 CPL用由Au或者Al构成的图案作为从副线路22分离的图案来形成。
在薄膜工艺，在通过蒸镀、溅射或者电镀等在整个面形成电极材料后，利用光刻工艺形成抗蚀剂膜，通过蚀刻除去不必要的电极材料。或者，首先在利用光刻工艺形成抗蚀剂膜的图案后，通过蒸镀、溅射或者电镀等在抗蚀剂膜图案以外的部分堆积电极材料，最后通过剥离(lift-off)抗蚀剂膜而形成电极图案。根据这样的薄膜工艺，能够将各电极的位置偏差抑制在IOum以下，因此将定向耦合器的电特性的偏差抑制为非常小，并能够提高定向率禹合器的成品率。
此外，在利用薄膜工序制造器件的情况下，一般作为基板材料使用硅，但由于硅基板是半导体基板因此损耗大，若用于本发明的定向耦合器则在主线路的插入损失会增加。与此相对的，通过使用由GaAs等损耗小的材料作成的半绝缘性基板24能够减少插入损失。
接下来，如图10 (C)所示，以设置使信号输入端口 RFin、信号输出端口 RFout、耦合端口 CPL以及隔离端口 ISO露出的4个开口的方式在半绝缘性基板24上形成介电膜23。可以采用蚀刻工艺形成开口。
接着，如图10 (D)所示，利用薄膜工艺在介电膜23的表面形成上表面电极25。上表面电极25以从耦合端口 CPL露出的开口到副线路22的一端的矩形区域的图案形成。由此，能够使上表面电极25与副线路22对置的区域为串联电容Cx并能够改善定向耦合器20D的隔离和定向。
《实施例2》
接下来，对本发明的定向耦合器的其他实施例进行说明。图11 (A)是定向耦合器20E的图案图，图11 (B)是定向耦合器20E的图11 (A)所示的B — B’剖面的剖视图。对该定向耦合器20E而言，在副线路22和上表面电极25中将成为串联电容Cx的矩形区域扩大为比周围都大的面积的形状。如果是这样的构成，容易地使串联电容Cx的电容值较大。
《实施例3》
接下来，对本发明的定向耦合器的其他实施例进行说明。图12 (A)是定向耦合器20F的图案图，图12 (B)是定向耦合器20F的图12 (A)所示的B — B’剖面的剖视图。对该定向耦合器20F而言，为了将串联电容Cx的电容值确保为较大，通过将副线路22的线路形状保持原样并使上表面电极25为重叠在副线路22的线路状，而使作为串联电容Cx的矩形区域为面积较大。如果是这样的构成，则不会导致器件尺寸的大型化并能够确保串联电容Cx的电容值。
如以上所述的各实施方式、各实施例那样，本发明能够以多种构成而实施，本发明的范围并不局限于上述实施方式。由权利要求示出本发明的范围，包括所有在与权利要求均衡的范围内变更的内容。
附图标记说明
CPL…耦合端口 ；ISO…隔离端口 ；RFin…信号输入端口 ；RFout…信号输出端口 ；20A 20F…定向耦合器;21…主线路；22…副线路；23…介电膜；24…半绝缘性基板；25…上表面电极。
权利要求
1.一种定向I禹合器，其特征在于，具备: 主线路，其具有信号输入端口和信号输出端口 ；和 副线路，其具有耦合端口和隔离端口，并通过电场耦合和磁场耦合与所述主线路耦合， 所述信号输出端口和所述耦合端口中仅任意一个端口与串联电容连接。
2.根据权利要求1所述的定向耦合器，其特征在于， 将以所希望的频率与所述信号输出端口的寄生电感谐振的电容值设为Cl，将以所希望的频率与所述耦合端口的寄生电感谐振的电容值设为C2，所述串联电容的电容值被设定为所述电容值Cl以下或者所述电容值C2以下。
3.根据权利要求2所述的定向耦合器，其特征在于， 将以所希望的频率与所述信号输出端口的寄生电感谐振的电容值设为Cl，将以所希望的频率与所述耦合端口的寄生电感谐振的电容值设为C2，所述串联电容的电容值被设定为满足下面的等式的电容值Cx，Cx=1 / (1 / Cl+1 / C2)。
4.根据权利要求1 3中任意一项所述的定向耦合器，其特征在于， 所述信号输出端口和所述耦合端口中仅所述耦合端口与所述串联电容连接。
5.根据权利要求1 4中任意一项所述的定向耦合器，其特征在于， 利用薄膜工艺形成所述主线路、所述副线路以及所述串联电容的电极图案。
6.根据权利要求1 5中任意一项所述的定向耦合器，其特征在于， 将所述主线路和所述副线路中的至少1个线路用作构成所述串联电容的电极。
7.根据权利要求1 6中任意一项所述的定向耦合器，其特征在于， 具备形成有所述主线路、所述副线路以及构成所述串联电容的电极的半绝缘性基板。
全文摘要
在定向耦合器中，即使存在寄生电感也得到良好的隔离特性并抑制大型化。传输线路型的定向耦合器(20A)具备主线路(21)、通过电场耦合和磁场耦合与主线路(21)耦合的副线路(22)。主线路(21)具有信号输入端口(RFin)和信号输出端口(RFout)，副线路(22)具有耦合端口(CPL)和隔离端口(ISO)。这里，仅信号输出端口(RFout)和耦合端口(CPL)中的任意1个端口与串联电容连接。
文档编号H01P5/18GK103201899SQ20118005413
公开日2013年7月10日 申请日期2011年11月10日 优先权日2010年11月12日
发明者德田大辅, 向山和孝 申请人:株式会社村田制作所