集成mosfet的igbt器件及制造方法
【专利摘要】本发明公开了一种集成MOSFET的IGBT器件，将IGBT器件以及IGBT的栅驱动MOSFET集成在一起，使IGBT自身集成栅驱动能力；IGBT与栅驱动MOSFET两者之间进行有效隔离，不产生漏电通路。本发明还公开了所述器件的制造方法，将MOSFET工艺和IGBT工艺有机结合起来，通过一套版和一套工艺就能实现智能绝缘栅双极晶体管的制造。
【专利说明】集成MOSFET的IGBT器件及制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是指一种集成MOSFET的IGBT器件，本发明还涉及所述集成MOSFET的IGBT器件的制造方法。
【背景技术】
[0002]IGBT (Insulated Gate Bipolar Transi stor:绝缘栅双极型晶体管)是一种大功率的电力电子器件，当前IGBT主要是分立器件。如图14所示，是一种常见的硅栅IGBT器件，重掺杂N型硅衬底11上具有轻掺杂N型外延12，外延12中具有IGBT的基区13以及发射区14，外延表面是多晶硅栅极15。重掺杂N型硅衬底11底部(背面)具有重掺杂的P型注入层，并淀积金属引出IGBT的集电极。该器件仅为IGBT分立器件，并没有集成其他功率器件在芯片内。
[0003]为了正常使用IGBT芯片，需要在外围连接其它的相关驱动器件才能正常使用，例如栅驱动电路，来驱动IGBT芯片的开启和关断。这需要在外围设计不同的驱动电路，提出模型来匹配，需要做多套光刻掩膜版，多方设计人员来设计不同的模块并搭配在一起使用，增加了电路的复杂性、兼容性以及成本和风险。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种集成MOSFET的IGBT器件，自带栅驱动电路。
[0005]本发明所要解决的另一技术问题在于提供所述集成MOSFET的IGBT器件的制造方法。
[0006]为解决上述问题，本发明所述的集成MOSFET的IGBT器件，包含:
[0007]在N型硅衬底上的N型外延中，具有隔离的MOSFET及IGBT区；
[0008]所述MOSFET，位于外延层中的隔离结构中，所述隔离结构具有一位于衬底中的P型埋层，埋层两侧上方各具有氧化硅形成的隔离沟槽连接到所述P型埋层；所述隔离沟槽与P型埋层即形成隔离结构；隔离结构中靠隔离沟槽均具有P阱，P阱之间具有N阱，所述P阱中具有所述MOSFET的N型源区及P型引出区，所述N阱中具有所述MOSFET的N型漏区；P阱与N阱之间的外延表面具有MOSFET的栅氧化层及多晶硅栅极；
[0009]所述IGBT区，在外延中具有P阱，P阱中具有所述IGBT的N型发射区及P型引出区；P阱上的外延表面具有所述IGBT的栅极；
[0010]整个硅衬底的背面具有P型注入层，淀积金属层将衬底背面的P型注入层引出，形成IGBT器件的集电极。
[0011 ] 进一步地，所述MOSFET为IGBT的栅驱动电路。
[0012]进一步地，所述MOSFET与IGBT之间实现完全隔离，相互之间没有漏电
[0013]另外，本发明提供所述的集成MOSFET的IGBT器件的制造方法，包含如下工艺步骤:[0014]第I步，在N型衬底中离子注入形成P型埋层；
[0015]第2步，在N型衬底上生长N型外延；
[0016]第3步，在外延上生长一层氧化硅层及一层氮化硅层；
[0017]第4步，刻蚀氮化硅层形成隔离沟槽区；
[0018]第5步，进一步刻蚀隔离结构区形成隔离沟槽，隔离沟槽深至P型埋层；通过高压氧工艺在隔离沟槽区域形成厚的二氧化硅；
[0019]第6步，去除外延表面的氮化硅和二氧化硅；
[0020]第7步，在外延中制作P阱；
[0021]第8步，在外延中制作N阱；
[0022]第9步，外延表面制作二氧化硅及多晶硅栅极；
[0023]第10步，在P阱中注入制作N型的源区，在N阱中注入制作N型的漏区；
[0024]第11步，在P阱中注入制作P型引出区；
[0025]第12步，在硅片正面制作多个接触孔，将正面的源区、P型引出区及漏区引出；
[0026]第13步，在硅片背面淀积背面金属将衬底引出，形成IGBT的集电极。
[0027]进一步地，所述第I步中，N型衬底的掺杂浓度为大于1x1012CM_3 ；P型埋层的注入离子为硼，注入能量为IOOKeV以上，注入剂量为大于IxIO14CM'
[0028]进一步地，所述第2步中，淀积的N型外延厚度大于I微米，外延的掺杂浓度为大于1x1012CM_3 ;外延的掺杂浓度与衬底相同。
[0029]进一步地,所述第3步中，氧化硅层厚度为IOOA以上，氮化硅层厚度为1000 A以上。
[0030]进一步地，所述第4步中，MOSFET与IGBT之间的隔离部分通过版图定义，用湿法刻蚀将隔离结构区域的氮化硅去除。
[0031 ] 进一步地，所述第5步中，高压氧工艺使外延表面到P型埋层之间形成一个重掺杂和厚氧化膜包围的区域。
[0032]本发明所述的集成MOSFET的IGBT器件，在IGBT内部集成了栅驱动M0SFET，使IGBT具有自我驱动的能力，减少了 IGBT外围的驱动电路，简化了设计。本发明采用的制造方法将MOSFET工艺与IGBT工艺有机结合起来，使用一套光刻掩膜版和一套工艺既能实现器件的制造。
【专利附图】
【附图说明】
[0033]图1?13是本发明所述的各工艺步骤图；
[0034]图14是普通IGBT结构示意图；
[0035]图15是本发明所述的工艺流程示意图。
[0036]附图标记说明
[0037]11、21是娃衬底，12是外延，13是基区，14是发射区，15是多晶娃棚极，22是P型埋层，23是N型外延，24是氧化层，25是氮化硅，26是沟槽，27是P阱，28是N阱，29是厚二氧化娃，30是多晶娃，31是源区,32是漏区,33是发射区,34是P型引出区,35是接触孔,36
是背面金属。
【具体实施方式】[0038]本发明所述的集成MOSFET的IGBT器件，其MOSFET为IGBT的栅驱动电路，MOSFET与IGBT之间实现完全隔离，相互之间没有漏电。所述器件的结构示意图如图13所示:
[0039]在N型硅衬底21上的N型外延23中，具有隔离的MOSFET及IGBT区；
[0040]所述M0SFET，位于外延层23中的隔离结构中，所述隔离结构具有一位于衬底21中的P型埋层22，埋层22两侧上方各具有氧化硅形成的隔离沟槽26连接到所述P型埋层；所述隔离沟槽26与P型埋层22即形成隔离结构；隔离结构中靠沟槽26均具有P阱27，P阱27之间具有N阱28，所述P阱27中具有所述MOSFET的N型源区31及P型引出区34，所述N阱28中具有所述MOSFET的N型漏区32 ;P阱27与N阱28之间的外延表面具有MOSFET的栅氧化层29及多晶硅栅极30 ；
[0041]所述IGBT区，在外延23中具有P阱27，所述P阱27作为IGBT的P型基区；P阱27中具有所述IGBT的N型发射区33及P型引出区34 ;P阱上的外延表面具有所述IGBT的多晶娃棚极30 ；
[0042]整个硅衬底21的背面淀积金属层36将衬底21引出，形成IGBT器件的集电极；
[0043]器件表面具有接触孔将各电极引出。
[0044]以上为本发明的器件结构说明，另本发明提供所述的集成MOSFET的IGBT器件的制造方法，包含如下工艺步骤:
[0045]第I步，如图1所示，在N型衬底21上离子注入形成P型埋层22 ；N型衬底21的掺杂浓度大于1x1012CM_3 ；P型埋层22的注入离子为硼，注入能量为IOOKeV以上，注入剂量大于 IxIO14CMA
[0046]第2步，如图2所示，在N型衬底21上生长N型外延23 ;外延的厚度大于I微米，外延的掺杂浓度与衬底相同，大于IxlO12CM'
[0047]第3步,如图3所不,在外延23上生长一层氧化娃层24及一层氮化娃层25 ;所述的氧化硅层24及氮化硅层25作为牺牲氧化层和氮化硅层；氧化硅层24厚度为1()0A以上，氮化硅层25厚度为〗000Α以上。
[0048]第4步，如图4所示，刻蚀氮化硅层25形成隔离结构区域；M0SFET与IGBT之间的隔离部分是通过版图定义，用湿法刻蚀将隔离结构区域的氮化硅25去除。
[0049]第5步，如图5所示，刻蚀沟槽26至P型埋层22，通过高压氧工艺在隔离结构区域形成厚的二氧化硅；高压氧工艺使外延表面到P型埋层之间，即沟槽26内壁两侧的外延23高压氧化形成一个重掺杂和厚氧化膜包围的区域，如图5中的虚线所示，形成隔离结构。沟槽26内部充满二氧化硅，此隔离结构即实现了 MOSFET与IGBT之间的有效隔离。
[0050]第6步，去除外延表面的氮化硅25和二氧化硅24 ;如图6所示。
[0051]第7步，如图7所示，在外延中离子注入形成P阱27。
[0052]第8步，如图8所示，在外延中离子注入形成N阱28。
[0053]第9步，外延23表面制作氧化硅29及多晶硅栅极30。隔离结构之外的IGBT元胞区中的P阱27上也部分覆盖多晶硅。如图9所示。
[0054]第10步，在P阱27中注入制作所述MOSFET的N型源区31，在N阱28中注入制作MOSFET的N型漏区32 ;同时隔 离结构之外的IGBT元胞区的P阱27也同步注入形成IGBT的发射区33 ;如图10所示。
[0055]第11步，如图11所示，在隔离结构及IGBT元胞区的P阱27中注入制作P型引出区34。
[0056]第12步，在硅片正面制作多个接触孔35，将所述MOSFET的源区31、P型引出区34、漏区32以及IGBT的发射区33引出，如图12所示。
[0057]第13步，在硅片背面进行背面减薄工艺，并进行P型注入，淀积背面金属36将衬底21上的P型注入层引出，形成IGBT的集电极。最终器件完成如图13所示。
[0058]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种集成MOSFET的IGBT器件，其特征在于:包含: 在N型硅衬底上的N型外延中，具有隔离的MOSFET及IGBT区； 所述M0SFET，位于外延层中的隔离结构中，所述隔离结构具有一位于衬底中的P型埋层，埋层两侧上方各具有氧化硅形成的隔离沟槽连接到所述P型埋层；所述隔离沟槽与P型埋层即形成隔离结构；隔离结构中靠隔离沟槽均具有P阱，P阱之间具有N阱，所述P阱中具有所述MOSFET的N型源区及P型引出区，所述N阱中具有所述MOSFET的N型漏区；P阱与N阱之间的外延表面具有MOSFET的栅氧化层及多晶硅栅极； 所述IGBT区，在外延中具有P阱，P阱中具有所述IGBT的N型发射区及P型引出区；P阱上的外延表面具有所述IGBT的栅极； 整个硅衬底的背面具有P型注入层，淀积金属层将衬底P注入层引出，形成IGBT器件的集电极。
2.如权利要求1所述的集成MOSFET的IGBT器件，其特征在于:所述MOSFET为IGBT的栅驱动电路。
3.如权利要求1所述的集成MOSFET的IGBT器件，其特征在于:所述MOSFET与IGBT之间形成隔离，相互之间没有漏电。
4.如权利要求1所述的集成MOSFET的IGBT器件的制造方法，其特征在于:包含如下工艺步骤: 第I步，在N型硅衬底中离子注入形成P型埋层； 第2步，在N型硅衬底上生长·N型外延； 第3步，在外延上生长一层氧化硅层及一层氮化硅层； 第4步，刻蚀氮化硅层形成隔离结构区域； 第5步，进一步刻蚀隔离结构形成隔离沟槽，隔离沟槽深至P型埋层；通过高压氧工艺在隔离沟槽区域形成厚的二氧化硅； 第6步，去除外延表面的氮化硅和二氧化硅； 第7步，在外延中制作P阱； 第8步，在外延中制作N阱； 第9步，外延表面制作二氧化硅及多晶硅栅极； 第10步，在P阱中注入制作N型的源区，在N阱中注入制作N型的漏区； 第11步，在P阱中注入制作P型引出区； 第12步，在硅片正面制作多个接触孔，将正面的源区、P型引出区及漏区引出； 第13步，在硅片背面进行背面减薄工艺，进行P型注入，淀积背面金属将P型注入层引出，形成IGBT的集电极。
5.如权利要求4所述的集成MOSFET的IGBT器件的制造方法，其特征在于:所述第I步中，N型衬底的掺杂浓度为大于1x1012CM_3 #型埋层的注入离子为硼，注入能量为IOOKeV以上，注入剂量为大于IxIO14CM'
6.如权利要求4所述的集成MOSFET的IGBT器件的制造方法，其特征在于:所述第2步中，淀积的N型外延厚度大于I微米，外延的掺杂浓度为大于IxIO12CM-3 ;外延的掺杂浓度与衬底相同。
7.如权利要求4所述的集成MOSFET的IGBT器件的制造方法，其特征在于:所述第3步中，氧化硅层厚度为I(K)A以上，氮化硅层厚度为moo A以上。
8.如权利要求4所述的集成MOSFET的IGBT器件的制造方法，其特征在于:所述第4步中，MOSFET与IGBT之间的隔离结构通过版图定义，用湿法刻蚀将隔离沟槽区的氮化硅去除。
9.如权利要求4所述的集成MOSFET的IGBT器件的制造方法，其特征在于:所述第5步中，高压氧工艺使外延表面到·P型埋层之间形成一个重掺杂和厚氧化膜包围的区域。
【文档编号】H01L27/06GK103855154SQ201210513152
【公开日】2014年6月11日 申请日期:2012年12月4日 优先权日:2012年12月4日
【发明者】李东升, 胡晓明 申请人:上海华虹宏力半导体制造有限公司