半导体装置及其形成方法
【专利摘要】本发明是有关于一种半导体装置及其形成方法。该半导体装置包括一基板、一半导体层以及一材料层。半导体层形成于基板上。材料层形成于半导体层上。半导体层及材料层沿着一从基板延伸的垂直方向具有一锥状轮廓。藉此本发明可以有效的抑制在结构之间的电桥或短路的形成。
【专利说明】半导体装置及其形成方法
【技术领域】
[0001]本发明涉及一种半导体装置，特别是涉及一种用于改善在结构之间的填补(例如氧化物填补)的半导体装置及其形成方法。
【背景技术】
[0002]一种制造可靠集成电路的重要能力是用于确实地填补结构之间的空间。举例而言，其可能必须避免两个结构之间的接触，以不形成短路。在结构之间的空间可能以一种氧化物来填补。然而，如果一孔洞形成于结构之间的氧化物中，则例如清洁及沉积一导电材料的后续处理步骤，可能导致不被期望沉积在结构之间的导电材料，而让结构之间形成短路。
[0003]由此可见，上述现有的半导体装置及其形成方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置及其形成方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
【发明内容】
[0004]本发明的目的在于，克服现有的半导体装置及其形成方法存在的缺陷，而提供一种新的半导体装置及其形成方法，所要解决的技术问题是使其可以有效的抑制在结构之间的电桥或短路的形成，非常适于实用。
[0005]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置包括一基板、一半导体层以及一材料层。半导体层形成于基板上。材料层形成于半导体层上。半导体层及材料层沿着一从基板延伸的垂直方向具有一锥状轮廓。半导体层的一表面与材料层的一表面为共平面。
[0006]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0007]前述的半导体装置，其中该半导体层为一多晶硅层。
[0008]前述的半导体装置，其中该材料层为一半导体层。
[0009]前述的半导体装置，其中该材料层为一金属硅化物层。
[0010]前述的半导体装置，其中该半导体层与该材料层的共平面的该些表面与该基板的一法线向量形成一非零角度。
[0011]前述的半导体装置，其中该材料层的一顶端尺寸小于该半导体层的一底部尺寸。
[0012]前述的半导体装置，还包括一介电层介于该基板与该半导体层之间。
[0013]前述的半导体装置，其中该介电层为一氧化硅层。
[0014]前述的半导体装置，其中该介电层为一堆叠层。
[0015]前述的半导体装置，其中该堆叠层为一氧化物/氮化物/氧化物(ONO)层。
[0016]前述的半导体装置，其中该堆叠层为一氧化物/氮化物/氧化物/氮化物/氧化物(ONONO)层。
[0017]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置的形成方法包括:提供一基板；在基板上形成一多晶硅层；氧化多晶硅层的一部分；以及移除多晶硅层的氧化部分，用于沿着一从基板延伸的垂直方向提供一锥状轮廓给多晶硅层。
[0018]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0019]前述的半导体装置的形成方法，其中形成该多晶硅层在该基板上的该步骤包括:在该基板上形成一第一多晶娃层；以及在该第一多晶娃层上形成一第二多晶娃层。
[0020]前述的半导体装置的形成方法，其中该多晶硅层的一侧壁与该基板的一法线向量形成一非零角度。
[0021]前述的半导体装置的形成方法，还包括将该多晶硅层的一顶端区域转换成一金属娃化物层。
[0022]前述的半导体装置的形成方法，其中该剩余的多晶硅层的一表面与该金属硅化物的一表面为共平面。
[0023]前述的半导体装置的形成方法，其中该多晶硅层与该金属硅化物的共平面的该些表面与该基板的一法线向量形成一非零角度。
[0024]前述的半导体装置的形成方法，其中该金属硅化物的一顶端尺寸小于该第一多晶娃层的一底部尺寸。
[0025]前述的半导体装置的形成方法，还包括:在该基板上形成一介电层，其中该多晶硅层形成在该介电层上。
[0026]前述的半导体装置的形成方法，其中该介电层为一氧化层或一氧化物/氮化物周
期性堆叠层。
[0027]前述的半导体装置的形成方法，其中该氧化该多晶硅层的该部分的步骤为一等离子体氧化。
[0028]前述的半导体装置的形成方法，其中该等离子体氧化是在一低压条件之下执行。
[0029]前述的半导体装置的形成方法，还包括在该多晶硅层的该氧化部分被移除之后形
成一氧化层。
[0030]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体装置及其形成方法至少具有下列优点及有益效果:本发明可以有效的抑制在结构之间的电桥或短路的形成。
[0031]综上所述，本发明是有关于一种半导体装置及其形成方法。该半导体装置包括一基板、一半导体层以及一材料层。半导体层形成于基板上。材料层形成于半导体层上。半导体层及材料层沿着一从基板延伸的垂直方向具有一锥状轮廓。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0032]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】[0033]图1是一种半导体装置的侧剖面图。
[0034]图2是一种半导体装置的侧剖面图。
[0035]图3是一种半导体装置的侧剖面图。
[0036]图4是一种半导体装置的侧剖面图。
[0037]图5是一种半导体装置的侧剖面图。
[0038]图6是一种半导体装置的侧剖面图。
[0039]图7是一种半导体装置的侧剖面图。
[0040]图8是一种半导体装置的侧剖面图。
[0041]图9是一种半导体装置的侧剖面图。
[0042]图10是一种半导体装置的侧剖面图。
[0043]图11是一种半导体装置的侧剖面图。
[0044]图12A至图12E是氧化轮廓的侧剖面图。
[0045]10:半导体装置12:介电层
[0046]12a、12b:介电层部分14:娃基板
[0047]16:第一多晶娃层16a、16b:第一多晶娃层部分
`[0048]18:第二多晶硅层18a、18b:第二多晶硅层部分
[0049]20:硬性遮罩层20a:第一部分/硬性遮罩层部分
[0050]20b:第二部分/硬性遮罩层部分22a:第一结构
[0051]22b:第二结构24:氧化层
[0052]26:孔洞 28a、28b、28c:CoSi (钴硅化物)
[0053]100:半导体装置122a、122b:结构
[0054]124a、124b:氧化物126:氧化层
[0055]128a, 128b =CoSi (钴硅化物) I3O:非零角度
[0056]132:法线向量
【具体实施方式】
[0057]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体装置及其形成方法其【具体实施方式】、结构、方法、步骤、特征及其功效，详细说明如后。
[0058]有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0059]请参阅图1所示，是一种半导体装置的侧剖面图。半导体装置10包括一介电层12，其形成于一硅基板14上。在本实施例中，介电层12为一氧化物-氮化物-氧化物(ONO)层。一第一多晶娃层16形成于介电层12上,而一第二多晶娃层18形成于第一多晶娃层16上。一个具有一第一部分20a与一第二部分20b的图案化硬性遮罩层20,形成于第二多晶娃层18上。
[0060]请参见阅图2所示，是一种半导体装置的侧剖面图。藉由使用硬性遮罩层20作为遮罩来执行一蚀刻工艺，用于建立第一结构22a及第二结构22b。蚀刻工艺可能是一非等向性干蚀刻。结构22a及22b分别包括介电层部分12a及12b、第一多晶娃层部分16a及16b、第二多晶硅层部分18a及18b与硬性遮罩层部分20a及20b。
[0061]所显示的结构22a及22b事实上为例示的，且下述讨论是适合于任何型式的半导体结构。举例而言，第一与第二多晶娃层16及18可能由单一多晶娃层所组成,而介电层12可能被提供作为一 0Ν0Ν0周期性堆叠层或一氧化层。结构22a及22b可能为了包括记忆体装置的储存及字元线结构的一些目的而设置。
[0062]请参阅图3所示，是一种半导体装置的侧剖面图。从图2所显示的半导体装置10移除硬性遮罩层20。
[0063]请参阅图4所示，是一种半导体装置的侧剖面图。譬如藉由沉积而形成一氧化层24。氧化层24中的一孔洞26是形成于结构22a与22b之间。缩小尺寸及增加半导体装置的深宽比有助于孔洞26的形成。
[0064]请参阅图5所示，是一种半导体装置的侧剖面图。执行一 CoSi预氧化清洁。清洁步骤减少氧化层24。清洁步骤也使孔洞26露出。在清洁步骤期间，孔洞26的暴露也可导致孔洞26的尺寸增加。孔洞26的暴露及/或扩大使硅基板14露出。
[0065]请参阅图6所示，是一种半导体装置的侧剖面图。执行一 Co沉积以分别在结构22a及22b上形成CoSi (钴硅化物)28a及28b。孔洞26露出硅基板14。因此，当执行Co沉积时，CoSi 28c形成于结构22a及22b之间。CoSi 28c可作为在结构22a与22b之间的一电桥，藉以在结构22a与22b之间导致不被期望的短路。举例而言，在结构22a及22b设置于一记忆体装置中的状况下，可能形成一字元线短路。虽然说明了一 Co沉积，但本领域的技术人员可以明白事实上这仅为例示，且这个讨论适合于任何型式的金属硅化物或导电沉积。
[0066]现在请参阅图7所示，是一种半导体装置的侧剖面图。在图3的半导体装置10上执行一等离子体氧化以提供半导体装置100。半导体装置100包括硅基板14。结构122a及122b是形成于娃基板14上。结构122a及122b分别包括介电层部分12a及12b、第一多晶硅层部分16a及16b以及第二多晶硅层部分18a及18b。等离子体氧化分别在结构122a及122b中形成氧化物124a及124b。氧化物124a及124b具有一锥状轮廓。
[0067]本领域的技术人员可以明白可以利用一些方法执行等离子体氧化步骤。举例而言，利用一微波源，等离子体氧化可能在400-550°C的温度下，在〈I托(Torr)的压力下，以lkW-5kW的微波功率，及以0.5-30%的(02+H2)/(总流量)的气体流量被执行。关于另一个例子，利用一 RF源，等离子体氧化可能在400-550°C的温度下，在〈I托的压力下，以2kff-5kff的射频(RF)功率，及以0.5-30%的(02+H2)/(总流量)的气体流量被执行。
[0068]请参阅图8所示，是一种半导体装置的侧剖面图。移除氧化物124a及124b，藉以留下具有一锥状轮廓的结构122a及122b。亦即，结构122a及122b的一顶端临界尺寸(⑶)小于结构122a及122b的一底部尺寸。
[0069]请参阅图9所示，是一种半导体装置的侧剖面图。譬如藉由沉积而形成一氧化层126。与图4所显示的装置比较而言，大幅地降低或消除了在结构122a与122b之间形成孔洞的风险。结构122a及122b的锥状轮廓提供改良氧化物填补性能。
[0070]请参阅图10所示，是一种半导体装置的侧剖面图。执行一 CoSi预氧化清洁。清洁步骤减少氧化层126。
[0071]请参阅图11所示，是一种半导体装置的侧剖面图。执行一 Co沉积以分别在结构122a及122b形成CoSi (钴硅化物)128a及128b。与图6的装置比较而言，已抑制在结构122a与122b之间的电桥或短路的形成。举例而言，在将结构122a及122b设置于一记忆体装置中的状况下，已降低或消除字元线短路的问题。
[0072]结构122a的一侧壁包括第一多晶硅层部分16a的一表面及CoSi 128a的一表面，此两个表面为共平面。关于结构122a的锥状轮廓,第一多晶娃层部分16a与CoSi 128a的为共平面部分与硅基板14的一法线向量132形成一非零角度130。
[0073]请参阅图12A至图12E所示，是氧化轮廓的侧剖面图。譬如参考图7所说明的等离子体氧化轮廓，可基于在等离子体氧化步骤期间施加的压力及偏压而被控制。图12A显示在等离子体氧化期间具有低压且没有偏压的一锥状氧化轮廓。图12B显示具有较厚底部部分(在等离子体氧化期间具有低压及施加偏压)的一氧化轮廓。图12C显示具有尖锐转角(在等离子体氧化期间具有高压且没有偏压)的氧化轮廓。图12D显示具有平滑转角(在等离子体氧化期间具有高压及施加偏压)的氧化轮廓。图12E显示一参考热氧化轮廓。换言之，低压且没有偏压等离子体氧化可以非等向性地氧化多晶硅层。多晶硅层的顶端部分大幅地转换成氧化物材料，而多晶硅层的底部部分略转换成氧化物材料。因此，多晶硅层可以在执行低压且没有偏压等离子体氧化之后被修整成成一锥状轮廓。
[0074]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种半导体装置，其特征在于其包括: 一基板； 一半导体层，形成于该基板上；以及 一材料层，形成于该半导体层上，其中 该半导体层与该材料层沿着一从该基板延伸的垂直方向具有一锥状轮廓，该半导体层的一表面与该材料层的一表面为共平面。
2.根据权利要求1所述的半导体装置，其特征在于其中该半导体层为一多晶硅层。
3.根据权利要求1所述的半导体装置，其特征在于其中该材料层为一半导体层。
4.根据权利要求1所述的半导体装置，其特征在于其中该材料层为一金属硅化物层。
5.根据权利要求1所述的半导体装置，其特征在于其中该半导体层与该材料层的共平面的该些表面与该基板的一法线向量形成一非零角度。
6.根据权利要求1所述的半导体装置，其特征在于其中该材料层的一顶端尺寸小于该半导体层的一底部尺寸。
7.根据权利要求1所述的半导体装置，其特征在于还包括一介电层介于该基板与该半导体层之间。
8.根据权利要求7所述的半导体装置，其特征在于其中该介电层为一氧化硅层。
9.根据权利要求7所述的半导体装置，其特征在于其中该介电层为一堆叠层。
10.根据权利要求9所述的半导体装置，其特征在于其中该堆叠层为一氧化物/氮化物/氧化物层。
11.根据权利要求9所述的半导体装置，其特征在于其中该堆叠层为一氧化物/氮化物/氧化物/氮化物/氧化物层。
12.—种半导体装置的形成方法，其特征在于其包括以下步骤: 提供一基板； 在该基板上形成一多晶娃层； 氧化该多晶硅层的一部分；以及 移除该多晶硅层的该氧化部分，以沿着一从该基板延伸的垂直方向提供一锥状轮廓给该多晶娃层。
13.根据权利要求12所述的半导体装置的形成方法，其特征在于其中形成该多晶硅层在该基板上的该步骤包括: 在该基板上形成一第一多晶娃层；以及 在该第一多晶娃层上形成一第二多晶娃层。
14.根据权利要求12所述的半导体装置的形成方法，其特征在于其中该多晶硅层的一侧壁与该基板的一法线向量形成一非零角度。
15.根据权利要求12所述的半导体装置的形成方法，其特征在于还包括将该多晶硅层的一顶端区域转换成一金属硅化物层。
16.根据权利要求15所述的半导体装置的形成方法，其特征在于其中该剩余的多晶硅层的一表面与该金属硅化物的一表面为共平面。
17.根据权利要求15所述的半导体装置的形成方法，其特征在于其中该多晶硅层与该金属硅化物的共平面的该些表面与该基板的一法线向量形成一非零角度。
18.根据权利要求15所述的半导体装置的形成方法，其特征在于其中该金属硅化物的一顶端尺寸小于该第一多晶娃层的一底部尺寸。
19.根据权利要求12所述的半导体装置的形成方法，其特征在于还包括:在该基板上形成一介电层，其中该多晶娃层形成在该介电层上。
20.根据权利要求19所述的半导体装置的形成方法，其特征在于其中该介电层为一氧化层或一氧化物/氮化物周期性堆叠层。
21.根据权利要求12所述的半导体装置的形成方法，其特征在于其中该氧化该多晶硅层的该部分的步骤为一等离子体氧化。
22.根据权利要求21所述的半导体装置的形成方法，其特征在于其中该等离子体氧化是在一低压条件之下执行。
23.根据权利要求12所述的半导体装置的形成方法，其特征在于还包括在该多晶硅层的该氧化部分被移除之后形成 一氧化层。
【文档编号】H01L21/76GK103872094SQ201210533924
【公开日】2014年6月18日 申请日期:2012年12月11日 优先权日:2012年12月11日
【发明者】廖政华 申请人:旺宏电子股份有限公司