专利名称：一种tsv背面露头工艺的制作方法
技术领域：
本发明涉及微电子技术领域一种制造或处理半导体或固体器件或其部件的方法，尤其涉及一种利用金属3D互连在微电子器件中的分离元件间传输电流的TSV露头工艺。
背景技术：
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容(RC)延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔(Through Silicon Via，简称TSV)工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。TSV是通过在芯片和芯片、晶圆和晶圆之间通过刻蚀、激光钻孔等方式制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。由于TSV的深度通常比所在的芯片和晶圆的厚度小，要实现互连的目的，必须经过一个露头的工艺。目前通行的技术方法为:先通过研磨、CMP等方式对晶圆的背面减薄，直至露出TSV，之后在背面沉积介质层如Si02，Si3N4等，沉积方法可以是热氧化法、PECVD，LPCVD等。再利用化学或物理方法如plasma或CMP去掉一定厚度的介质层，然后进行后续的互连工艺如再分布层(RDL)等。
然而上述工艺存在如下的一些缺陷:I)现有技术中直接通过研磨将晶圆背面减薄至TSV导电柱，在研磨过程中会将导电性物质引入到晶圆的表面中去，该导电性物质可能来源于研磨料中含有的金属物质或TSV孔内的导体，如铜离子，这将极大地降低晶圆衬底中的少数载流子寿命。2)传统TSV的露头方法很容易使TSV导电柱的头部受到机械性损伤，如划痕、裂口等，严重影响IC的性能、可靠性以及良品率。即使在通过电镀方式制作TSV的导电柱之前，先沉积一层介质层或阻挡层，该问题依旧存在。3)在背面减薄之后还需沉积介质层，以及后续的在TSV头部沉积介质层后进行开窗刻蚀去掉介质层的过程，采用的刻蚀方法会对TSV孔内铜产生腐蚀和氧化，需要额外工艺去除氧化铜，具有效率低、成本高的缺点。4)最重要的是目前已经公开的工艺只适合TTV (total thickness variation,表面高度差)很小的TSV。而现实中IC产品的TTV可能非常大，且不同厂家的水平不一样。这样就要求TSV的露头高度相对大一些，以保证所有的TSV都能有良好电接触，而传统的TSV露头方法还无法满足上述要求。因此有必要对现有的TSV背面露头工艺做改进，以克服上述缺陷。
发明内容
有鉴于此，本发明的目的在于提供一种新的TSV背面露头工艺，该工艺不仅可以避免TTV对TSV露头部分的影响，保证所有的TSV均具有满足要求高度的露头部分，而且在TSV露头之后，减少对TSV露头部分的破坏，提高产品品质。同时，该工艺可以运用较少的步骤，实现TSV露头结构的制作，为整个TSV工艺提高效率。 根据本发明的一个目的提出的一种TSV背面露头工艺，包括衬底减薄工艺和介质保护层的制作及刻蚀工艺，所述衬底减薄工艺包括步骤:提供一具有TSV结构的半导体衬底，所述TSV结构包括位于TSV侧壁上的介质层、阻挡层和被该介质层、阻挡层包裹的导电柱；对所述半导体衬底的背面进行一研磨工艺，研磨后的半导体衬底背面与TSV底部之间留有一间隔；对研磨后的半导体衬底背面实施第一次刻蚀，该刻蚀采用的刻蚀液对半导体衬底的刻蚀速率大于对TSV侧壁上介质层的刻蚀速率，使半导体衬底被刻蚀至所需厚度。根据本发明另一目的，其中介质保护层的制作及刻蚀工艺包括步骤:在半导体衬底背面涂覆一层感光性材料；利用曝光显影技术对上述感光性材料进行局部光刻处理，露出TSV导电柱的头部；或者不曝光显影直接使用显影液去除一定深度的聚合物显露TSV导电柱的头部。
优选的，所述感光性材料包括聚酰亚胺、苯并环丁烯或聚苯酯中的一种。根据本发明又一目的，对半导体衬底背面实施第一次刻蚀之后，所述TSV侧壁上仍有介质层的，则所述衬底减薄工艺进一步包括步骤:第二次刻蚀，将剩余介质层和阻挡层去除；第三次刻蚀，将衬底面的高度刻蚀至小于或等于介质层和阻挡层的高度为止。优选的，所述第二次刻蚀采用0.5%-10%的HF溶液对所述介质层和阻挡层处理5s_60so优选的，所述第三次刻蚀采用弱碱性刻蚀液进行刻蚀。优选的，所述第一次刻蚀采用的刻蚀液包括氢氟酸和硝酸混合体系、氢氟酸，TMAH体系或氢氧化钾。优选的，所述氢氟酸和硝酸混合体系中氢氟酸和硝酸的体积百分比的范围在1:5到1:25之间，所述TMAH体系的重量百分比为3w%-30w%。优选的，所述半导体衬底为硅，所述介质层为二氧化硅时，所述第一次刻蚀中选用的刻蚀液为 HFiHNO3 =H2O=1:20:10 (vol.%)。优选的，所述半导体衬底为硅，所述介质层为二氧化硅时，所述第一次刻蚀中选用的刻蚀液对硅和二氧化硅的选择比为10:1-100:1。优选的，所述半导体衬底为硅，所述介质层为二氧化硅，所述第一次刻蚀时选择的刻蚀液对于硅和二氧化硅的选择比正好满足将硅衬底刻蚀到预定深度时，所需高度的二氧化娃被刻蚀干净。上述的TSV背面露头工艺中，通过在研磨衬底背面时，保留TSV上方的衬底，避免该物理减薄过程对TSV露头以及衬底的损坏，同时又使得原本TTV较高的衬底表面被研磨之后具有较好的表面平整度，使得后续刻蚀过程中的一致性较高。然后通过第一次湿法刻蚀，以衬底和介质层选择比较高的刻蚀液对衬底进行刻蚀，再根据TSV上的介质层和阻挡层在第一次刻蚀时的情况，选择是否进行第二次刻蚀和第三次刻蚀，保证TSV露头部分具有足够的高度，并且露头部分的导电柱不受刻蚀液的损坏。最后以感光性材料为介质保护层，以曝光显影的方式刻蚀出最终的TSV，避免了导电柱的腐蚀氧化，减少了后续处理步骤。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明的TSV背面露头工艺的简要流程示意图。图2A-2G是本发明第一实施方式中各步骤对应的产品结构图。图3A-3F是本发明第二实施方式中各步骤对应的器件结构图。
具体实施例方式正如背景技术中所述，现有的TSV背面露头工艺，由于直接将晶圆背面减薄至TSV的导体层，使得该减薄过程中实施的研磨工艺容易对TSV的导电柱和晶圆产生破坏，导致TSV的露头部分产生划口或裂缝缺陷，或者使得晶圆中侵入金属离子，降低载流子寿命。再者，该研磨工艺受晶圆表面的TTV影响，容易造成TSV露头高度不一，甚至在晶圆较厚区域的TSV无法露头等缺陷。另外，现有的TSV露头工艺中，在减薄后的晶圆上形成介质保护层后，对TSV进行局部刻蚀时，容易在TSV的导电柱头部形成氧化层，使得工艺增加额外的去氧化层步骤，不仅增加了制作成本，也降低了 TSV露头工艺的效率。因此，针对这些问题，本发明提出了一种新的TSV背面露头工艺，该工艺不仅可以避免TTV对TSV露头部分的影响，保证所有的TSV均具有满足要求高度的露头部分，而且在TSV露头之后，减少对TSV露头部分的破坏，提高产品品质。同时，该工艺可以运用较少的步骤，实现TSV露头结构的制作，为整个TSV工艺提高效率。本发明的技术方案中，主要包括了半导体衬底的背面减薄工艺，以及介质保护层的制作和刻蚀工艺。与现有技术不同的是，在本发明中，衬底减薄工艺分成了至少两个步骤:首先，通过研磨工艺将半导体衬底背面减薄至距离TSV底部一定的间隔，该间隔比如是lum-lOum，并不需要像现有技术中研磨到TSV的部分。然后,使用对衬底和介质层选择比较高的刻蚀液对上述衬底进行第一次刻蚀，使半导体衬底被刻蚀到所需的深度。由于刻蚀时，衬底的刻蚀速率大于介质层的刻蚀速率，因此可以保证TSV露头部分的导电柱不会在刻蚀过程遭到破坏。最后选用的介质保护层，则是采用感光性聚合物材料代替现有技术中的SiO2材料，通过对感光材料的显影刻蚀，实现最终的TSV露头结构。下面将对 本发明的技术方案做详细介绍，请参见图1，图1是本发明的TSV背面露头工艺的简要流程示意图。如图所示，该工艺的主要步骤包括:1)半导体衬底减薄工艺:提供一具有TSV结构的半导体衬底，该半导体衬底包括设有器件/裸晶的正面以及与该正面相平行的背面，该TSV结构包括位于TSV侧壁上的介质层、阻挡层和被该介质层、阻挡层包裹的导电柱。对该半导体衬底的背面进行一研磨工艺，研磨后的半导体衬底背面与TSV底部(即将要露头部分)之间留有一间隔，该间隔的距离比如是Ium-1Oum左右。该研磨工艺可以采用常规的机械研磨或者化学机械研磨(CMP)，对该研磨工艺的要求是减薄速度快，研磨后晶圆表面的TTV —致性高。对研磨的半导体衬底背面实施第一次刻蚀，该第一次刻蚀采用对衬底材质和TSV侧壁上的介质层选择比较高的刻蚀液进行，即该刻蚀液对衬底的刻蚀速率大于对介质层的刻蚀速率。基于一般的TSV结构，在TSV通孔中，首先需要沉积一层介质层(比如二氧化硅、氮化硅或聚合物)，而后再制作阻挡层和金属层形成TSV导电柱。因此该步骤的意义在于:对于半导体衬底来说，选择的刻蚀液对其具有较高的刻蚀速率，能够很快的向里刻蚀，而对于TSV侧壁上的介质层来说，由于刻蚀液对其刻蚀速率较慢，即使当衬底被刻蚀很大的深度，该层介质层还有可能保留。这样一来，该第一次湿法刻蚀过后，可以将半导体衬底进一步减薄至所需的厚度，露出一定高度的TSV，并且在此过程中，TSV中的导电柱由于不接触刻蚀液，更不会有任何机 械损坏，因此可以十分完整的保留导电柱金属部分，为后续的电连接可靠性提供保障。该第一次刻蚀对于衬底的刻蚀深度，满足能够使得后续TSV导电柱露出的高度占整个TSV高度的5%-20%左右。该第一次刻蚀采用的刻蚀液包括氢氟酸和硝酸混合体系、氢氟酸，TMAH体系或氢氧化钾。这些刻蚀液中，通过控制各组成的体积百分比或自身的重量百分比实现对衬底和介质层的选择比的调控。比如，氢氟酸和硝酸的体积百分比的范围可以在1:5到1:25之间调控，TMAH刻蚀溶液的重量百分比为3w%-30w%。优选的，为了保证TSV中的导电柱(其材质一般为铜)不受刻蚀液的腐蚀和氧化，可以在制作该TSV导电柱之前，在介质层和阻挡层沉积之后，再沉积一层保护层，该保护层选择化学性质比较稳定的材质，能够抗刻蚀液的侵蚀，从而保证TSV导电柱的安全。在该第一次刻蚀之后，对TSV露头部分的介质层(及阻挡层)进行判断，通常会有两种结果，一种结果是当Si衬底刻蚀到一定深度时，TSV中的介质层仍有保留，此时该衬底减薄工艺进一步需要采用第二次刻蚀，将剩余介质层及阻挡层刻蚀去除。通常，第二次湿法刻蚀选用的刻蚀液对介质层(比如是SiO2)和阻挡层(比如是Ti)的刻蚀具有各向同性的效果，因此刻蚀完成后，会在TSV露头部分的根部形成根切现象，因此在第二次刻蚀完成后，还需要针对硅衬底的第三次刻蚀。为了避免第三次刻蚀对已经露出的TSV侧壁上的介质层和阻挡层继续刻蚀，该第三次刻蚀可以采用弱碱性刻蚀液进行刻蚀，刻蚀直至半导体衬底背面的高度小于或等于介质层和阻挡层的高度为止。之后，进行步骤2)介质保护层的制作和刻蚀工艺:在上述半导体衬底背面涂覆介质保护层，然后对介质保护层进行局部刻蚀，露出TSV导电柱。在本发明中，该介质保护层为感光性材料，具体是指聚酰亚胺(PI)，苯并环丁烯(BCB)或聚苯酯(POB)等聚合物材料，通过旋涂或以压合的方式，在衬底表面进行涂覆。然后利用曝光显影技术对上述感光性材料进行局部光刻处理，露出TSV导电柱的头部；或者不曝光显影直接使用显影液去除一定深度的聚合物显露TSV导电柱的头部。另一种结果是刻蚀液的选择比正好满足当Si衬底刻蚀到所需深度时，TSV导电柱外围所需高度的介质层(及阻挡层)正好被刻蚀干净，这种情况下，直接进行步骤2)介质保护层的制作和刻蚀工艺:在晶圆背面制作介质保护层，然后对介质保护层进行局部刻蚀，露出TSV导电柱。在本发明中，该介质保护层采用感光性材料，具体是指聚酰亚胺(PI)，苯并环丁烯(BCB)或聚苯酯(POB)等聚合物材料，通过旋涂或以压合的方式，在衬底表面进行涂覆。然后利用曝光显影露出TSV头部或不曝光显影直接使用显影液去除一定深度的聚合物显露TSV头部。下面再通过两个具体实施例对本发明的TSV背面露头工艺做详细介绍。实施例1:请参见图2A-2G，该图2A-2G是本发明第一实施方式中各步骤对应的产品结构图。图中各标记所代表的含义如下:11为衬底(可选的，该衬底11为硅晶圆(Silicon wafer),二氧化硅衬底(glass)或SiC)，12为衬底正面，13为衬底背面，2为介质层(可以是二氧化硅、氮化硅或聚合物)，31为TSV孔，32为TSV孔口，33为TSV孔底(即后续露头位置)，4为阻挡层(可以是钛、氮化钛、钽或氮化钽等)。51为介质保护层(PI，BCB或POB等)，52为最终露出的TSV头部，可直接和其他器件等互连，tl为衬底初始厚度，til为减薄后衬底厚度，tl2为第一次湿法刻蚀后衬底厚度，tl3为第三次湿法刻蚀后衬底厚度，t2为TSV孔深(包括介质层和阻挡层)，t21为第二次湿法刻蚀后TSV孔深(底部无介质层和阻挡层)。实施例1的工艺过程为:I)通过研磨等方法将衬底的厚度从tl减薄至tll，til与TSV深度t2相距Ium-1Oum左右，如图2B所示；2)利用湿法刻蚀工艺将衬底厚度从tll进一步刻蚀至tl2，刻蚀溶液可以为氢氟酸和硝酸混合体系或者TMAH体系等，例如采用HF = HNO3 =H2O=1:20:1OCvol.%)。该刻蚀液对硅和二氧化硅的选择比较高，当硅衬底被腐蚀一定深度后，如图2C所示TSV侧壁上介质层和阻挡层还存在着，因此需要进行第二步湿法刻蚀工艺将侧壁上介质层和阻挡层蚀刻掉；3)刻蚀TSV侧壁上介质层和阻挡层一定深度；比如介质层为二氧化硅，阻挡层为钛，可以采用0.5%-10%的HF溶液对所述介质层和阻挡层处理5s-60s ;由于HF腐蚀二氧化硅和钛是各向同性的，所以在腐蚀过程中会有根切现象，如图2D所示，需要进行第三次硅衬底刻蚀；4)对硅衬底进行第三次刻蚀；为了避免刻蚀溶液对侧壁介质层和阻挡层继续刻蚀，可采用弱碱性刻蚀液进行腐蚀，比如20w%TMAH溶液。最后，如图2E所示。5)在硅背面(TSV头部)旋涂聚合物(PI，BCB，P0B等)或以压合的方式涂覆一层干膜等，如图2F所示。然后利用曝光显影露出TSV头部或不曝光显影直接使用显影液去除一定深度的聚合物显露TSV头部，如图2G所示。实施例2:请参见图3A-3F，图3A-3F是本发明第二实施方式中各步骤对应的器件结构图。图示中各标记所代表的含义如下:11为衬底(silicon wafer、glass、SiC), 12为衬底正面,13为衬底背面，2为介质层(可以是二氧化硅、氮化硅等)，31为TSV孔，32为TSV孔口，33为TSV孔底(即后续露头位置)，4为阻挡层(可以是钛、氮化钛、钽，氮化钽等)。51为介质层(PI, BCB, POB等)，52为最终露出的TSV头部，可直接和其他器件等互连，tl为衬底初始厚度，tll为减薄后衬底厚度， tl2为第一次湿法刻蚀后衬底厚度，tl3为第三次湿法刻蚀后衬底厚度，t2为TSV孔深(包括介质层和阻挡层)，t21为第二次湿法刻蚀后TSV孔深(底部无介质层和阻挡层)。5 (ti)为第一次衬底蚀刻后TSV露头深度，6 (tf)为最终露头深度。实施例2中的工艺过程为:本实施例是对实施例1的湿法刻蚀步骤作了简化，具体为将所述湿法刻蚀步骤的三个步骤进行合并，预先选择刻蚀液组成百分比，例如采用HF:HN03:H20=1:2:10-1:10:10,即选择刻蚀液对衬底和TSV头部部分介质层的选择比，刻蚀TSV头部部分介质层和阻挡层，直到获得预定的TSV露头高度。附图3A-3F示出了一个简化其工艺过程为:I)通过研磨等方法将衬底的厚度从tl减薄至tll，tll与TSV深度t2相距Ium-1Oum左右，如图3B所示。2)选择最佳的刻蚀液组成百分比，对硅衬底进行刻蚀，刻蚀液对Si和SiO2的选择比满足将Si衬底的厚度从tll刻蚀至tl2时，TSV底部的介质层和阻挡层正好被刻蚀干净，如图3C所示。因为刻蚀液对硅和二氧化硅有选择比，控制选择比为10:1-100:1 ;同时需要刻蚀的硅和二氧化硅也有厚度比值，比如1:5至1:20 ;当刻蚀厚度比值小于溶液刻蚀选择比，使得腐蚀液腐蚀硅衬底的同时会将TSV头部部分介质层(例如二氧化硅)和阻挡层(比如钛)同时蚀刻掉。因此实现这个目的需要对腐蚀的硅和二氧化硅的量或深度精确把握，最优的方式是第一次刻蚀时选择的刻蚀液对于娃和二氧化娃的选择比正好满足将娃衬底刻蚀到预定深度时，所需高度的二氧化硅被刻蚀干净。3)最后，如图3E所示，在硅背面(TSV头部)旋涂聚合物(PI，BCB或Ρ0Β)或以压合的方式涂覆一层干膜等，可以利用曝光显影露出TSV头部或不曝光显影直接使用显影液去除一定深度的聚合物显露TSV头部，如图3F所示。综上上述，本发明的TSV背面露头工艺中，通过在研磨衬底背面时，保留TSV上方的衬底，避免该物理减薄过程对TSV露头以及衬底的损坏，同时又使得原本TTV较高的衬底表面被研磨之后具有 较好的表面平整度，使得后续刻蚀过程中的一致性较高。然后通过第一次湿法刻蚀，以衬底和介质层选择比较高的刻蚀液对衬底进行刻蚀,再根据TSV上的介质层和阻挡层在第一次刻蚀时的情况，选择是否进行第二次刻蚀和第三次刻蚀，保证TSV露头部分具有足够的高度，并且露头部分的导电柱不受刻蚀液的损坏。最后以感光性材料为介质保护层，以曝光显影的方式刻蚀出最终的TSV露头结构，避免传统工艺中对导电柱铜的腐蚀和氧化，减少了后续处理步骤。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种TSV背面露头工艺，包括衬底减薄工艺和介质保护层的制作及刻蚀工艺，其特征在于，所述衬底减薄工艺包括步骤: 提供一具有TSV结构的半导体衬底，所述TSV结构包括位于TSV侧壁上的介质层、阻挡层和被该介质层、阻挡层包裹的导电柱； 对所述半导体衬底的背面进行一研磨工艺，研磨后的半导体衬底背面与TSV底部之间留有一间隔； 对研磨后的半导体衬底背面实施第一次刻蚀，该刻蚀采用的刻蚀液对半导体衬底的刻蚀速率大于对TSV侧壁上介质层的刻蚀速率，使半导体衬底被刻蚀至所需厚度。
2.如权利要求1所述的TSV背面露头工艺，其特征在于:介质保护层的制作及刻蚀工艺包括步骤: 在半导体衬底背面涂覆一层感光性材料； 利用曝光显影技术对上述感光性材料进行局部光刻处理，露出TSV导电柱的头部；或者不曝光显影直接使用显影液去除一定深度的聚合物显露TSV导电柱的头部。
3.如权利要求2所述的TSV背面露头工艺，其特征在于:所述感光性材料包括聚酰亚胺、苯并环丁烯或聚苯酯中的一种。
4.如权利要求1所述的TSV背面露头工艺，其特征在于:对半导体衬底背面实施第一次刻蚀之后， 所述TSV侧壁上仍有介质层的，则所述衬底减薄工艺进一步包括步骤: 第二次刻蚀，将剩余介质层和阻挡层去除； 第三次刻蚀，将衬底面的高度刻蚀至小于或等于介质层和阻挡层的高度为止。
5.如权利要求4所述的TSV背面露头工艺，其特征在于:所述第二次刻蚀采用0.5%-10%的HF溶液对所述介质层和阻挡层处理5s-60s。
6.如权利要求4所述的TSV背面露头工艺，其特征在于:所述第三次刻蚀采用弱碱性刻蚀液进行刻蚀。
7.如权利要求1所述的TSV背面露头工艺，其特征在于:所述第一次刻蚀采用的刻蚀液包括氢氟酸和硝酸混合体系、氢氟酸，TMAH体系或氢氧化钾。
8.如权利要求7所述的TSV背面露头工艺，其特征在于:所述氢氟酸和硝酸混合体系中氢氟酸和硝酸的体积百分比的范围在1:5到1:25之间，所述TMAH体系的重量百分比为3w%-30w%o
9.如权利要求1所述的TSV背面露头工艺，其特征在于:所述半导体衬底为硅，所述介质层为二氧化硅时，所述第一次刻蚀中选用的刻蚀液为HF = HNO3 =H2O=1:20:10 (vol.%)。
10.如权利要求1所述的TSV背面露头工艺，其特征在于:所述半导体衬底为硅，所述介质层为二氧化娃时，所述第一次刻蚀中选用的刻蚀液对娃和二氧化娃的选择比为10:1-100:1。
11.如权利要求1所述的TSV背面露头工艺，其特征在于:所述半导体衬底为硅，所述介质层为二氧化硅，所述第一次刻蚀时选择的刻蚀液对于硅和二氧化硅的选择比正好满足将硅衬底刻蚀到预定深度时，所需高度的二氧化硅被刻蚀干净。
全文摘要
一种TSV背面露头工艺，通过在研磨衬底背面时，保留TSV上方的衬底，避免该物理减薄过程对TSV露头以及衬底的损坏，同时又使得原本TTV较高的衬底表面被研磨之后具有较好的表面平整度，使得后续刻蚀过程中的一致性较高。然后通过第一次湿法刻蚀，以衬底和介质层选择比较高的刻蚀液对衬底进行刻蚀，再根据TSV上的介质层和阻挡层在第一次刻蚀时的情况，选择是否进行第二次刻蚀和第三次刻蚀，保证TSV露头部分具有足够的高度，并且露头部分的导电柱不受刻蚀液的损坏。最后以感光性材料为介质保护层，以曝光显影的方式刻蚀出最终的TSV露头结构，避免传统工艺中对导电柱铜的腐蚀和氧化，减少了后续处理步骤。
文档编号H01L21/768GK103219281SQ20131015936
公开日2013年7月24日 申请日期2013年5月3日 优先权日2013年5月3日
发明者张文奇, 王磊, 宋崇申, 王谆 申请人:华进半导体封装先导技术研发中心有限公司