金属氧化物半导体薄膜晶体管及其制造方法

金属氧化物半导体薄膜晶体管及其制造方法
【专利摘要】金属氧化物半导体薄膜晶体管包括基底、栅极、栅极绝缘层、源极和漏极及金属氧化物半导体层。栅极绝缘层位于基底上并覆盖位于基底上的栅极。源极和漏极分隔的位于栅极绝缘层上，并分别与栅极具有第一重叠区和第二重叠区。金属氧化物半导体层覆盖源极和漏极并与源极和漏极接触，且金属氧化物半导体层与源极和漏极分别具有第三重叠区和第四重叠区，第三重叠区的面积大于第一重叠区的面积，第四重叠区的面积大于第二重叠区的面积。金属氧化物半导体薄膜晶体管能有效解决金属氧化物半导体层与源漏极的剥离问题，同时也能避免在形成钝化保护层过程中对金属氧化物半导体层的损伤。本发明还涉及金属氧化物半导体薄膜晶体管的制造方法。
【专利说明】金属氧化物半导体薄膜晶体管及其制造方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，且特别是涉及一种金属氧化物半导体薄膜晶体管及其制造方法。
【背景技术】
[0002]目前用在平板显示的薄膜晶体管(thin film transistor, TFT)的半导体沟道层的材料主要是硅材料，包括非晶硅(a-S1:H)、多晶硅、微晶硅等。然而非晶硅薄膜晶体管具有对光敏感、迁移率低和稳定性差等缺点；多晶硅薄膜晶体管虽然具有较高的迁移率，但是由于晶界的影响导致其电学均匀性差，且多晶硅制备温度高、成本高以及难以大面积晶化，限制了其在平板显示中的应用；微晶硅制备难度大，晶粒控制技术难度高，不容易实现大面积规模量产。
[0003]目前已知某些金属氧化物具有半导体特性，例如氧化钨、氧化锡、氧化铟、氧化锌、铟镓锌氧化物(indium gallium zinc oxide, IGZO)等,利用这样的金属氧化物形成的透明半导体层做为沟道层材料形成金属氧化物半导体的薄膜晶体管，与含有硅的薄膜晶体管相比，金属氧化物半导体薄膜晶体管具有电子迁移率较高、制备温度低、对可见光透明等优点，因而越来越受到重视，有替代用传统硅工艺制备的薄膜晶体管的发展趋势。特別地，近几年IGZO TFT由于电子迁移率高，稳定性好，制备工艺简单等优点，成为目前金属氧化物半导体薄膜晶体管研究开发的热点。
[0004]IGZO TFT的结构主要有背沟道蚀刻型(back channel etch type)、蚀刻阻挡型(etch stop type)和共面型(coplanar type)三种类型。背沟道蚀刻型IGZO TFT工艺流程简单，但是由于IGZO层缺少保护层，在形成源漏极时很容易对IGZO层造成破坏，从而影响IGZO TFT的性能，因此目前较少使用此结构。蚀刻阻挡型IGZO TFT的IGZO层上的蚀刻阻挡层可以在形成源漏极时保护IGZO层不被破坏，从而提高IGZO TFT的性能。但是，蚀刻阻挡型IGZO TFT的制作需要增加一次光刻工艺以形成蚀刻阻挡层，增加IGZO TFT的制作工艺流程的复杂性，而且由于蚀刻阻挡层的材料一般是SiNx或者SiOx，在采用等离子体增强化学气相沉积法(plasma enhanced chemical vapor deposition, PECVD)形成蚀刻阻挡层的过程中，等离子体容易对IGZO层造成破坏，从而影响IGZO TFT的性能。共面型IGZOTFT是目前的主流结构，共面型IGZO TFT与背沟道蚀刻型IGZO TFT相比，由于IGZO层在源漏极的上面，可避免了在形成源漏极工艺中对IGZO层的破坏，同时与蚀刻阻挡型IGZO TFT相比少了一次光刻工艺，且与目前主流制备非晶硅(a-Si)TFT的设备兼容性好，可减少设备的投入，降低生产成本。
[0005]但是，共面型IGZO TFT的缺点是在IGZO层与源漏极接触的地方IGZO层容易出现剥离(peeling)，而且在后续形成钝化保护层的过程中，在源漏极上的IGZO层被损伤和破坏，从而影响IGZO TFT的性能。图1是现有共面型IGZO TFT的布局结构示意图。图2是图1所示的共面型IGZO TFT沿I1-1I线的剖视结构示意图。请一并参照图1和图2，共面型IGZO TFT100的栅极110形成在基板101上，栅极绝缘层120形成在基板101上并覆盖栅极110，源极132、漏极134分隔地形成在栅极绝缘层120上，IGZO层140形成于源极132、漏极134上，连接于源极132、漏极134之间并位于栅极110的上方。由于IGZO层140厚度较薄且IGZO层140与源极132、漏极134的接触区域105a、150b的面积较小，因此，IGZO层140与源极132、漏极134的粘附性较差，在通过光罩制程形成IGZO层140的过程中，容易在去除光刻胶时引起IGZO层140从源漏电极132、漏极134剥离的情况。另一方面，由于IGZO层140形成于源极132、漏极134上，在IGZO层140上会采用等离子体增强化学气相沉积法形成钝化保护层150，为了便于显示金属氧化物半导体薄膜晶体管100的结构，图1中未绘出钝化保护层150，仅在图2中绘出。在形成钝化保护层150的过程中，等离子体会与IGZO层140中的氧发生反应，对IGZO层140造成损伤和破坏，从而影响IGZO层140的半导体性能。无论是IGZO层140的剥离，还是IGZO层140的损伤和破坏都会严重影响共面型IGZO TFT100的性能。

【发明内容】

[0006]本发明的目的在于，提供一种金属氧化物半导体薄膜晶体管，以有效解决金属氧化物半导体层与源极和漏极的剥离问题，同时也能够有效避免在形成钝化保护层过程中对金属氧化物半导体层的损伤。
[0007]本发明还提供了一种用于制造上述金属氧化物半导体薄膜晶体管的制造方法。
[0008]本发明解决其技术问题是采用以下的技术方案来实现的。
[0009]一种金属氧化物半导体薄膜晶体管，其包括基底、栅极、栅极绝缘层、源极和漏极以及金属氧化物半导体层。栅极位于基底上。栅极绝缘层位于基底上并覆盖栅极。源极和漏极分隔的位于栅极绝缘层上，源极与栅极具有第一重叠区，漏极与栅极具有第二重叠区。金属氧化物半导体层覆盖源极和漏极并与源极和漏极接触，且金属氧化物半导体层与源极具有第三重叠区，金属氧化物半导体层与漏极具有第四重叠区，第三重叠区的面积大于第一重叠区的面积，第四重叠区的面积大于第二重叠区的面积。
[0010]在本发明的较佳实施例中，上述源极和漏极的长度方向垂直于栅极的沿栅极长度方向延伸的长侧边与栅极交叉重叠。金属氧化物半导体层包括第一部分、第二部分以及第三部分，第二部分连接在第一部分和第三部分之间。第一部分完全覆盖第一重叠区并沿源极的长度方向延伸超过栅极的该长侧边，第三部分完全覆盖第二重叠区并沿漏极的长度方向延伸超过栅极的该长侧边。
[0011]在本发明的较佳实施例中，上述金属氧化物半导体层包括第一金属氧化物半导体层和第二金属氧化物半导体层。第一金属氧化物半导体层位于源极和漏极上并与源极和漏极接触。第二金属氧化物半导体层位于第一金属氧化物半导体层上。
[0012]在本发明的较佳实施例中，上述第二金属氧化物半导体层的氧含量大于第一金属氧化物半导体层的氧含量。
[0013]在本发明的较佳实施例中，上述金属氧化物半导体薄膜晶体管还包括钝化保护层，钝化保护层覆盖第二金属氧化物半导体层。
[0014]一种金属氧化物半导体薄膜晶体管的制造方法，其包括以下步骤。首先，在基底上形成栅极。然后，在基底上形成栅极绝缘层，并覆盖栅极。之后，在栅极绝缘层上形成源极和漏极，源极和漏极彼此分隔的，并分别与栅极具有第一重叠区和第二重叠区。接着，在源极和漏极上形成金属氧化物半导体层，金属氧化物半导体层与源极和漏极接触，并分别与源极和漏极具有第三重叠区和第四重叠区，第三重叠区的面积大于第一重叠区的面积，第四重叠区的面积大于第二重叠区的面积。
[0015]在本发明的较佳实施例中，上述源极和漏极的长度方向垂直于栅极的沿栅极长度方向延伸的长侧边与栅极交叉重叠。金属氧化物半导体层包括第一部分、第二部分以及第三部分，第二部分连接在第一部分和第三部分之间。第一部分完全覆盖第一重叠区并沿源极的长度方向延伸超过栅极的该长侧边，第三部分完全覆盖第二重叠区并沿漏极的长度方向延伸超过栅极的该长侧边。
[0016]在本发明的较佳实施例中，在上述源极和漏极上形成金属氧化物半导体层，首先在源极和漏极上形成第一金属氧化物半导体层，第一金属氧化物半导体层与源极和漏极电连接。然后，在第一金属氧化物半导体层形成第二金属氧化物半导体层。
[0017]在本发明的较佳实施例中，上述第二金属氧化物半导体层的氧含量大于第一金属氧化物半导体层的氧含量。
[0018]在本发明的较佳实施例中，上述制造方法还包括采用等离子体增强化学气相沉积法在第二金属氧化物半导体层上形成钝化保护层。
[0019]本发明的金属氧化物半导体薄膜晶体管，金属氧化物半导体形成在源极和漏极上，可以避免在形成源极和漏极时造成对金属氧化物半导体层的损伤和破坏。此外，源极和漏极分别与栅极具有第一重叠区和第二重叠区，金属氧化物半导体层分别与源极和漏极具有第三重叠区和第四重叠区，且第三重叠区的面积大于第一重叠区的面积，第四重叠区的面积大于第二重叠区的面积。金属氧化物半导体层与源极和漏极的第三重叠区和第四重叠区具有较大的面积，使得较薄的金属氧化物半导体层与源极和漏极接触面积增大，因此金属氧化物半导体层不易从源极和漏极的剥离，从而有效的解决了金属氧化物半导体层的剥离问题，以获得性能良好的金属氧化物半导体薄膜晶体管。
[0020]另外，本发明的金属氧化物半导体薄膜晶体管的金属氧化物半导体层可包括第一金属氧化物半导体层和第二金属氧化物半导体层，且第二金属氧化物半导体层的氧含量大于第一金属氧化物半导体层的氧含量，由于第二金属氧化物半导体层氧含量富余，在采用等离子体增强化学气相沉积法在金属氧化物半导体层上形成钝化保护层的过程中，第二金属氧化物半导体层能够阻止等离子体对第一金属氧化物半导体层造成的损伤和破坏，从而获得性能良好的金属氧化物半导体薄膜晶体管。
[0021]上述说明仅是本发明技术方案的概述，为让本发明的上述技术方案和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
【专利附图】

【附图说明】
[0022]图1是现有共面型IGZO TFT的布局结构示意图。
[0023]图2是图1所示的共面型IGZO TFT沿I1-1I线的剖视结构示意图。
[0024]图3是本发明第一实施例的金属氧化物半导体薄膜晶体管的布局结构示意图。
[0025]图4是图3所示的本发明第一实施例的金属氧化物半导体薄膜晶体管的沿IV-1V线的剖视结构示意图。
[0026]图5是本发明第二实施例的金属氧化物半导体薄膜晶体管的布局结构示意图。[0027]图6是图5所示的本发明第二实施例的金属氧化物半导体薄膜晶体管的沿V1-VI线的剖视结构示意图。
【具体实施方式】
[0028]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的【具体实施方式】、结构、特征及其功效，详细说明如下:
[0029]有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0030]图3是本发明第一实施例的金属氧化物半导体薄膜晶体管的布局结构示意图。图4是图3所示的本发明第一实施例的金属氧化物半导体薄膜晶体管的沿IV-1V线的剖视结构示意图。请一并参阅图3和图4，本实施例中，金属氧化物半导体薄膜晶体管200为共面型结构，其主要包括基底210、栅极220、栅极绝缘层230、源极242和漏极244以及金属氧化物半导体层250。
[0031]在本实施例中，栅极220位于基底210上，即设于基底210的表面，栅极220大致为长条形，并具有沿栅极长度方向延伸的相对的长侧边220a、220b。栅极绝缘层230位于基底210上，即设于基底210的表面并覆盖栅极220。本实施例中，栅极绝缘层230为双层结构，包括氮化硅层232以及位于氮化硅层232上的氧化硅层234，但并不以此为限，可以理解的是，在其他实施例中，栅极绝缘层230也可以为单层结构或其他多层结构。
[0032]源极242和漏极244分隔的设置于栅极绝缘层230上，且位于栅极220上方。源极242和漏极244的长度延伸方向与栅极220的沿栅极220长度方向延伸的长侧边220a、220b大致垂直，以使得源极242和漏极244分别与栅极220呈垂直交叉重叠设置。因此，本实施例中，栅极220与源极242重叠形成的第一重叠区201a，栅极220与漏极244重叠形成的第二重叠区201b。
[0033]金属氧化物半导体层250例如是铟镓锌氧化物(IGZO)层。金属氧化物半导体层250覆盖源极242、漏极244和栅极绝缘层230。金属氧化物半导体层250连接于源极242和漏极244之间，并位于源极242和漏极244之间的栅极220的上方，且与源极242和漏极244直接重叠接触。而位于源极242和漏极244之间的金属氧化物半导体层250是与从源极242和漏极244之间暴露出的部分栅极绝缘层230接触。
[0034]本实施例中，金属氧化物半导体层250包括第一部分251、第二部分252以及第三部分253。第二部分252连接在第一部分251和第三部分253之间。金属氧化物半导体层250的第一部分251位于源极242的上方，完全覆盖第一重叠区201a，并沿源极242的长度方向延伸超过栅极220的沿栅极220长度方向延伸的长侧边220a、220b以沿源极242的长度方向覆盖大部分的源极242，从而形成金属氧化物半导体层250与源极242的第三重叠区202a。金属氧化物半导体层250的第三部分253位于漏极244的上方,完全覆盖第二重叠区201b，并沿漏极244的长度方向延伸超过栅极220的沿栅极220长度方向延伸的长侧边220a、220b，以沿漏极244的长度方向覆盖大部分的漏极244，从而形成金属氧化物半导体层250与漏极244的第四重叠区202b。此外，金属氧化物半导体层250的第二部分252是位于栅极220上方的源极242和漏极244之间的通道区域203，并与从源极242和漏极244之间露出的栅极绝缘层230接触。本实施例中，第三重叠区202a的面积大于第一重叠区201a的面积，且第四重叠区202b的面积大于第二重叠区201b的面积。由于金属氧化物半导体层250与源极242和漏极244的第三重叠区202a和第四重叠区202b具有较大的面积，使得较薄的金属氧化物半导体层250与源极242和漏极244接触面积增大，金属氧化物半导体层250与源极242和漏极244粘附性较好，在后续的制程中，不容易引起金属氧化物半导体层250从源极242和漏极244剥离。因此金属氧化物半导体层250不易从源极242和漏极244剥离，以使得金属氧化物半导体薄膜晶体管200具有良好的性能。另外，金属氧化物半导体层250的第一部分251的横向宽度较佳的是大于源极242的横向宽度，金属氧化物半导体层250的第三部分253的横向宽度较佳的是大于漏极244的横向宽度。
[0035]此外，本实施例中，金属氧化物半导体薄膜晶体管200还包括钝化保护层260。为了便于显示金属氧化物半导体薄膜晶体管200的结构，图3中未绘出钝化保护层260，仅在图4中绘出。钝化保护层260例如可以是氮化硅层或氧化硅层。钝化保护层260位于金属氧化物半导体层250上并覆盖金属氧化物半导体层250，用以保护金属氧化物半导体层250。
[0036]以下将具体说明金属氧化物半导体薄膜晶体管200的制造方法。关于栅极220、源极242和漏极244、金属氧化物半导体层250均可通过沉积成膜和蚀刻图案化等熟知工艺来实现。金属氧化物半导体薄膜晶体管200的制造方法包括以下步骤。
[0037]首先，在基底210上形成栅极220。
[0038]然后，在基底210上形成栅极绝缘层230，并覆盖栅极220。
[0039]之后，在栅极绝缘层230上形成源极242和漏极244，源极242和漏极244彼此分隔，源极242和漏极244的长度方向与栅极220的长侧边220a、220b大致垂直，以使得源极242和漏极244分别与栅极220呈垂直交叉重叠设置。因此，源极242与栅极220具有第一重叠区201a，漏极244与栅极220具有第二重叠区201b。
[0040]接着，在源极242和漏极244上形成金属氧化物材料层并图案化形成金属氧化物半导体层250。金属氧化物半导体层250是位于栅极220上方并连接于源极242和漏极244之间与源极242和漏极244接触。金属氧化物半导体层250包括第一部分251、第二部分252以及第三部分253。第二部分252连接在第一部分251和第三部分253之间。金属氧化物半导体层250的第一部分251位于源极242的上方，完全覆盖第一重叠区201a，并沿源极242的长度方向延伸超过栅极220的长侧边220a、220b以沿源极242的长度方向覆盖大部分的源极242，从而形成金属氧化物半导体层250与源极242的第三重叠区202a。金属氧化物半导体层250的第三部分253位于漏极244的上方，完全覆盖第二重叠区201b，并沿漏极244的长度方向延伸超过栅极220的沿栅极220长度方向延伸的长侧边220a、220b以沿漏极244的长度方向并覆盖大部分的漏极244，从而形成金属氧化物半导体层250与漏极244的第四重叠区202b。此外，金属氧化物半导体层250的第二部分252是位于栅极220上方的源极242和漏极244之间的通道区域203，并与从源极242和漏极244露出的栅极绝缘层230接触。本实施例中，第三重叠区202a的面积大于第一重叠区201a的面积，且第四重叠区202b的面积大于第二重叠区201b的面积。由于金属氧化物半导体层250与源极242和漏极244的第三重叠区202a和第四重叠区202b具有较大的面积，使得较薄的金属氧化物半导体层250与源极242和漏极244接触面积增大，因此金属氧化物半导体层250不易从源极242和漏极244剥离，以使得金属氧化物半导体薄膜晶体管200具有良好的性能。另外，金属氧化物半导体层250的第一部分251的横向宽度较佳的是大于源极242的横向宽度，金属氧化物半导体层250的第三部分253的横向宽度较佳的是大于漏极244的横向宽度。
[0041]此外，金属氧化物半导体薄膜晶体管200的制造方法还进一步包括采用等离子体增强化学气相沉积法在金属氧化物半导体层250上形成钝化保护层260。
[0042]图5是本发明第二实施例的金属氧化物半导体薄膜晶体管的布局结构示意图。图6是图5所示的本发明第二实施例的金属氧化物半导体薄膜晶体管的沿V1-VI线的剖视结构示意图。请一并参阅图5和图6，本实施例中，金属氧化物半导体薄膜晶体管300也为共面型结构，其与金属氧化物半导体薄膜晶体管200大致相同，二者的区别在于，金属氧化物半导体薄膜晶体管300的金属氧化物半导体层350为两层结构，即金属氧化物半导体层350包括第一金属氧化物半导体层352和第二金属氧化物半导体层354。除金属氧化物半导体层350之外，金属氧化物半导体薄膜晶体管300的其余各结构均与金属氧化物半导体薄膜晶体管200对应各结构相同并采用相同的标号，在此不再赘述。
[0043]本实施例中，第一金属氧化物半导体层352和第二氧化物半导体层354例如都是铟镓锌氧化物(IGZO)层，但是第二金属氧化物半导体层354的氧含量大于第一金属氧化物半导体层352的氧含量。所谓氧含量是指金属氧化物半导体层350中每摩尔IGZO中氧原子的摩尔数。例如，第二金属氧化物半导体层354定义为IGZOx中每摩尔IGZO中氧原子的摩尔数是X，第一金属氧化物半导体层352定义为IGZOy中每摩尔IGZO中氧原子的摩尔数是y，其中，0〈y〈x。这样，当采用等离子体增强化学气相沉积法形成覆盖在金属氧化物半导体层350上的一层钝化保护层260时，由于第二金属氧化物半导体层354的氧含量大于第一金属氧化物半导体层352的氧含量，或者说由于第二金属氧化物半导体层354的氧含量富余，第二金属氧化物半导体层354中富余的氧可以用来与等离子体反应，同时阻止等离子体对第一金属氧化物半导体层352的损伤和破坏。
[0044]以下将具体说明金属氧化物半导体薄膜晶体管300的制造方法。关于栅极220、源极242和漏极244、金属氧化物半导体层350均可通过沉积成膜和蚀刻图案化等熟知工艺来实现。金属氧化物半导体薄膜晶体管300的制造方法包括以下步骤。
[0045]首先，在基底210上形成栅极220。
[0046]然后，在基底210上形成栅极绝缘层230，并覆盖栅极220。
[0047]之后，在栅极绝缘层230上形成源极242和漏极244，源极242和漏极244彼此分隔，源极242和漏极244的长度方向与栅极220的长侧边220a、220b大致垂直，以使得源极242和漏极244分别与栅极220呈垂直交叉重叠设置。因此，源极242与栅极220具有第一重叠区201a，漏极244与栅极220具有第二重叠区201b。
[0048]接着，在源极242和漏极244上依次形成第一金属氧化物材料层和第二金属氧化物材料层并图案化形成金属氧化物半导体层350。金属氧化物半导体层350是位于栅极220上方并电连接于源极242和漏极244之间。所形成的金属氧化物半导体层350包括第一金属氧化物半导体层352以及位于第一金属氧化物半导体层352上的第二金属氧化物半导体层354。第二金属氧化物半导体层354的氧含量大于第一金属氧化物半导体层352的氧含量。同样的，图案化的金属氧化物半导体层350包括第一部分350a、第二部分350b以及第三部分350c。第二部分350b连接在第一部分350a和第三部分350c之间。金属氧化物半导体层350的第一部分350a位于源极242的上方，完全覆盖第一重叠区201a，并沿源极242的长度方向延伸超过栅极220的沿栅极220长度方向延伸的长侧边220a、220b，以沿源极242的长度方向覆盖大部分的源极242，从而形成第三重叠区302a。金属氧化物半导体层350的第三部分350c位于漏极244的上方，完全覆盖第二重叠区201b，并沿漏极244的长度方向延伸超过栅极220的沿栅极220长度方向延伸的长侧边220a、220b以沿漏极244的长度方向覆盖大部分的漏极242，从而形成第四重叠区302b。此外，金属氧化物半导体层350的第二部分350b是位于栅极220上方的源极242和漏极244之间的通道区域203，并与从源极242和漏极244露出的栅极绝缘层230接触。本实施例中，第三重叠区302a的面积大于第一重叠区201a的面积，且第四重叠区302b的面积大于第二重叠区201b的面积。由于金属氧化物半导体层350与源极242和漏极244的第三重叠区302a和第四重叠区302b具有较大的面积，使得较薄的金属氧化物半导体层350与源极242和漏极244接触面积增大，因此金属氧化物半导体层350不易从源极242和漏极244剥离，以使得金属氧化物半导体薄膜晶体管300具有良好的性能。另外，金属氧化物半导体层350的第一部分350a的横向宽度较佳的是大于源极242的横向宽度,金属氧化物半导体层350的第三部分350c的横向宽度较佳的是大于漏极244横向的宽度。
[0049]此外，金属氧化物半导体薄膜晶体管300的制造方法还进一步包括采用等离子体增强化学气相沉积法在金属氧化物半导体层250上形成钝化保护层260。由于第二金属氧化物半导体层354的氧含量大于第一金属氧化物半导体层352的氧含量，或者说由于第二金属氧化物半导体层354的氧含量富余，在采用等离子体增强化学气相沉积法在金属氧化物半导体层350上形成钝化保护层260的过程中，第二金属氧化物半导体层354中富余的氧可以用来与等离子体反应，同时阻止等离子体对第一金属氧化物半导体层352的损伤和破坏。在钝化保护层260形成后，第二金属氧化物半导体层354中剩余的氧仍然能够维持第二金属氧化物半导体层354的半导体性能，进一步地，通过后续的工艺，使得第二金属氧化物半导体层354和第一金属氧化物半导体层352的氧平衡，从而使得金属氧化物半导体层350保持良好的半导体性能。因此，第二金属氧化物半导体层354能够阻止等离子体对金属氧化物半导体层350造成的损伤和破坏，以使得金属氧化物半导体薄膜晶体管200具有良好的性能。
[0050]以上所述，仅是本发明的实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种金属氧化物半导体薄膜晶体管，其特征在于，其包括:基底；栅极，位于该基底上；栅极绝缘层，位于该基底上并覆盖该栅极；源极和漏极，分隔的位于该栅极绝缘层上，该源极与该栅极具有第一重叠区，该漏极与该栅极具有第二重叠区；以及金属氧化物半导体层，覆盖该源极和该漏极并与该源极和该漏极接触，且该金属氧化物半导体层与该源极具有第三重叠区，该金属氧化物半导体层与该漏极具有第四重叠区，该第三重叠区的面积大于该第一重叠区的面积，该第四重叠区的面积大于该第二重叠区的面积。
2.根据权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该源极和该漏极垂直于该栅极的沿栅极长度方向延伸的长侧边与该栅极交叉重叠，该金属氧化物半导体层包括第一部分、第二部分以及第三部分，该第二部分连接在该第一部分和该第三部分之间，该第一部分完全覆盖该第一重叠区并沿该源极的长度方向延伸超过该栅极的该长侧边，该第三部分完全覆盖该第二重叠区并沿该漏极的长度方向延伸超过该栅极的该长侧边。
3.根据权利要求1所述的金属氧化物半导体薄膜晶体管，其特征在于，该金属氧化物半导体层包括:第一金属氧化物半导体层，位于该源极和该漏极上并与该源极和该漏极接触；以及第二金属氧化物半导体层，位于该第一金属氧化物半导体层上。`
4.根据权利要求3所述的金属氧化物半导体薄膜晶体管，其特征在于，该第二金属氧化物半导体层的氧含量大于该第一金属氧化物半导体层的氧含量。
5.根据权利要求4所述的金属氧化物半导体薄膜晶体管，其特征在于，该金属氧化物半导体薄膜晶体管还包括钝化保护层，覆盖该第二金属氧化物半导体层。
6.一种金属氧化物半导体薄膜晶体管的制造方法，其特征在于，其包括:在基底上形成栅极；在基底上形成栅极绝缘层，并覆盖该栅极；在该栅极绝缘层上形成源极和漏极，该源极和该漏极彼此分隔的，该源极与该栅极具有第一重叠区，该漏极与该栅极具有第二重叠区；以及在该源极和该漏极上形成金属氧化物半导体层，该金属氧化物半导体层与该源极和该漏极接触，并与该源极具有第三重叠区，与该漏极具有第四重叠区，该第三重叠区的面积大于该第一重叠区的面积，该第四重叠区的面积大于该第二重叠区的面积。
7.根据权利要求6所述的制造作方法，其特征在于，该源极和该漏极垂直于该栅极的沿栅极长度方向延伸的长侧边与该栅极交叉重叠形成该栅极绝缘层上，而形成的该金属氧化物半导体层包括第一部分、第二部分以及连接在该第一部分和该第二部分之间的第三部分，该第一部分完全覆盖该第一重叠区并沿该源极的长度方向延伸超过该栅极的该长侧边，该第三部分完全覆盖该第二重叠区并沿该漏极的长度方向延伸超过该栅极的该长侧边。
8.根据权利要求6所述的制造作方法，其特征在于，该源极和该漏极上形成该金属氧化物半导体层包括:在该源极和该漏极上形成该第一金属氧化物半导体层，该第一金属氧化物半导体层与该源极和该漏极电连接；以及在该第一金属氧化物半导体层上形成第二金属氧化物半导体层。
9.根据权利要求8所述的制造方法，其特征在于，该第二金属氧化物半导体层的氧含量大于该第一金属氧化物半导体层的氧含量。
10.根据权利要求9所述的制造方法，其特征在于，该制造方法还包括采用等离子体增强化学气相沉积法在该第二金属氧化物半导体层上形成钝化保护层。
【文档编号】H01L29/786GK103579361SQ201310503418
【公开日】2014年2月12日 申请日期:2013年10月23日 优先权日:2013年10月23日
【发明者】钟德镇, 邵金凤, 戴文君 申请人:昆山龙腾光电有限公司