压电悬臂梁传感器结构制造方法
【专利摘要】本发明涉及一种压电悬臂梁传感器结构制造方法,包括如下步骤：在硅衬底上定义出一牺牲层填充区，刻蚀该牺牲层填充区形成一沟槽；在硅衬底上沉积一牺牲层以填充沟槽；在硅衬底上沉积一层多晶硅薄膜；在多晶硅薄膜上形成下电极；在下电极上形成压电薄膜；在压电薄膜上形成上电极；在该结构表面生长一层氮化硅作为刻蚀阻挡层，刻蚀上电极区域之外、牺牲层上方的氮化硅，以形成一释放窗口；通过释放窗口去除沟槽中的牺牲层，形成该结构。其提高了压电悬臂梁传感器制造工艺与硅集成电路工艺的兼容性，避免了体硅衬底用湿法刻蚀从背面释放形成悬臂梁工艺中易出现的污染以及微结构与衬底粘连的问题。
【专利说明】压电悬臂梁传感器结构制造方法
【技术领域】
[0001]本发明涉及半导体加工制造【技术领域】，更具体地说，涉及一种压电悬臂梁传感器结构制造方法。
【背景技术】
[0002]目前，压电原理是实现微传感器的一种新途径。通过压电效应，力、加速度等待测量可以直接在压电薄膜上输出电压，而逆压电效应使微传感器可以通过施加外电压驱动微结构产生位移，从而同时具备执行器功能。利用压电薄膜材料制成的微传感器/执行器与现有的硅基材料微传感器/执行器相比具有无可比拟的优势，是微传感器研究发展的新领域。
[0003]基于压电效应的传感器，是一种自发电式和机电转换式传感器。它的敏感兀件由压电材料制成；压电材料受力后表面产生电荷，电荷经电荷放大器和测量电路放大和变换阻抗后成为正比于所受外力的电量输出。作为测量力和能变换为力的非电物理量，压电式传感器的优点是频带宽、灵敏度高、信噪比高、结构简单、工作可靠和重量轻等。
[0004]现有技术中，关于压电薄膜微器件的理论研究方面已经取得了一定的成果，但是真正可以在实际中应用的压电微器件却很少，其关键问题包括:一是压电薄膜的微细加工技术和压电薄膜与硅集成电路工艺的兼容性问题尚未得到很好的解决；二是大部分的压电传感器采用体硅工艺，微结构的形成需采用硅衬底背面腐蚀工艺，工艺复杂难控制，与目前普遍采用的集成电路工艺不兼容，而且易发生微结构与衬底粘连的问题，导致成品率降低。
[0005]因此，业内需要一种有效而可靠的压电悬臂梁传感器结构制造方法。
【发明内容】
[0006]本发明的目的在于提供一种压电悬臂梁传感器结构制造方法。
[0007]为实现上述目的，本发明一技术方案如下:
[0008]一种压电悬臂梁传感器结构制造方法，包括如下步骤:a)、在硅衬底上定义出一牺牲层填充区，刻蚀该牺牲层填充区形成一沟槽；b)、在硅衬底上沉积一牺牲层以填充沟槽；c)、在硅衬底上沉积一层多晶硅薄膜；d)、在多晶硅薄膜上形成下电极；e)、在下电极上形成压电薄膜；f)、在压电薄膜上形成上电极；g)、在该结构表面生长一层氮化硅作为刻蚀阻挡层，刻蚀上电极区域之外、牺牲层上方的氮化硅，以形成一释放窗口 ；h)、通过释放窗口去除沟槽中的牺牲层，形成该结构。
[0009]优选地，步骤a)具体包括:经涂胶、曝光、显影工艺定义出牺牲层填充区，以干法刻蚀工艺刻蚀牺牲层填充区形成沟槽。
[0010]优选地，步骤b)具体包括:用化学气相沉积方法在硅衬底上沉积牺牲层，并进行平坦化回流；用干法刻蚀工艺对牺牲层进行回刻，并去除牺牲层填充区之外的硅衬底表面上的牺牲层，使牺牲层与牺牲层填充区之外的硅衬底高度保持一致。
[0011]优选地，步骤d)具体包括:以光刻胶直接剥离工艺，经曝光、显影形成所需的下电极图形；去除下电极区域之上的光刻胶，保留下电极区域之外的硅衬底上的光刻胶；以物理气相沉积方法在结构表面沉积一 Pt/Ti薄膜；将该结构浸入丙酮溶液中进行光刻胶剥离，以形成下电极。
[0012]优选地，步骤e)具体包括:以溶胶-凝胶方法在该结构表面制备形成一压电薄膜；以干法刻蚀工艺对压电薄膜进行图形化。
[0013]优选地，步骤g)具体包括:刻蚀去除上电极区域之外的多晶硅薄膜；以化学气相沉积方法在结构表面生长一层SiN，作为刻蚀阻挡层；以干法刻蚀方法刻蚀上电极区域之夕卜、牺牲层上的SiN，形成释放窗口。
[0014]本发明提供的压电悬臂梁传感器结构制造方法，采用表面牺牲层工艺和各向同性湿法刻蚀工艺，从正面释放压电悬臂梁结构，充分利用普遍采用的CMOS工艺完成，工艺简单可控，提高了压电悬臂梁传感器制造工艺与硅集成电路工艺的兼容性，避免了体硅衬底用湿法刻蚀从背面释放形成悬臂梁工艺中易出现的污染问题，同时避免了传感器结构与衬底粘连的问题。
【专利附图】
【附图说明】
[0015]图1示出本发明一实施例提供的压电悬臂梁传感器结构制造方法流程示意图；
[0016]图2A-2L示出本发明上述实施例提供的压电悬臂梁传感器结构制造方法各中间步骤中该结构剖面示意图。
【具体实施方式】
[0017]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0018]如图1所示，本发明一实施例提供的压电悬臂梁传感器结构制造方法包括如下工艺步骤:
[0019]步骤S10、在硅衬底10上定义出一牺牲层填充区，刻蚀该牺牲层填充区形成一沟槽 101。
[0020]其中，衬底材料可为N型或P型双面抛光硅片。
[0021]具体地，如图2A所示，该步骤中，先经涂胶、曝光、显影工艺定义出牺牲层填充区，再以干法刻蚀工艺刻蚀牺牲层填充区形成沟槽101。
[0022]步骤SI 1、在硅衬底上沉积一牺牲层20以填充沟槽。
[0023]具体地，该步骤具体包括:用化学气相沉积方法在硅衬底上沉积牺牲层20，并进行平坦化回流，此时，传感器结构如图2B所示；用干法刻蚀工艺对牺牲层20进行回刻，并去除牺牲层填充区之外的硅衬底表面上的牺牲层，使牺牲层20与牺牲层填充区之外的硅衬底10高度保持一致，此时，传感器结构如图2C所示。
[0024]其中，牺牲层材料可为现有技术中提供的BPSG、BSG、PSG、SOG或其中两种或多种的混合材料；回流温度在850°C _900°C，回流时间约为60分钟-120分钟。
[0025]步骤S12、在硅衬底10上沉积一层多晶硅薄膜30。
[0026]优选以低压热生长方法沉积多晶硅薄膜30，多晶硅薄膜的厚度约为I微米-2微米,此时,传感器结构如图2D所示。
[0027]步骤S13、在多晶硅薄膜上形成下电极。[0028]具体地，该步骤包括以下分步骤:
[0029]以光刻胶直接剥离工艺，经曝光、显影形成所需的下电极图形；
[0030]去除下电极区域之上的光刻胶，保留上电极区域之外的硅衬底上的光刻胶40，此时，传感器结构如图2E所示；
[0031]以物理气相沉积方法在结构表面沉积一 Pt/Ti薄膜；其中，Pt膜厚度约为0.05微米，Ti膜厚度约为0.01微米-0.02微米；
[0032]将该结构浸入丙酮溶液中进行光刻胶剥离，使得保留的光刻胶40及其上方的Pt/Ti薄膜脱落，最终在下电极区域(即未留有光刻胶的区域)形成下电极50，此时，传感器结构如图2F所示。
[0033]步骤S14、在下电极50上形成压电薄膜60。
[0034]具体地，先以溶胶-凝胶方法在该结构表面制备形成一压电薄膜60，再以干法刻蚀工艺对压电薄膜60进行图形化，使其仅保留于下电极50之上，此时，传感器结构如图2G所示。其中，压电薄膜60的制备并不限于溶胶-凝胶方法，以现有技术中提供的任一压电薄膜的制备方法均可；干法刻蚀工艺中，采用含Cl2/Ar/02的气体对压电薄膜60进行图形化。
[0035]进一步地，压电薄膜为PZT压电薄膜，厚度约为2微米。
[0036]步骤S15、在压电薄膜上形成上电极。
[0037]与下电极的制备类似，该步骤具体包括:
[0038]以光刻胶直接剥离工艺，经曝光、显影形成所需的上电极图形；
[0039]去除上电极区域之上的光刻胶，保留上电极区域之外的硅衬底上的光刻胶40，此时，传感器结构如图2H所示；
[0040]以物理气相沉积方法在结构表面沉积一 Pt/Ti薄膜；其中，Pt膜厚度约为0.05微米，Ti膜厚度约为0.01微米-0.02微米；
[0041]将该结构浸入到丙酮溶液中进行光刻胶剥离，以形成上电极70，此时，传感器结构如图21所示。
[0042]步骤S16、在该结构表面生长一层氮化硅作为刻蚀阻挡层，刻蚀上电极区域之外、牺牲层上方的氮化娃，以形成一释放窗口。
[0043]具体地,该步骤S16具体包括:
[0044]以光刻胶掩蔽，用各向异性干法刻蚀去除上电极区域之外的多晶硅薄膜30 ；
[0045]以化学气相沉积方法在该结构表面生长一层SiN薄膜80，作为刻蚀阻挡层，此时，该结构如图2J所示；其中，SiN薄膜80厚度约为0.05微米-0.1微米；
[0046]以干法刻蚀方法刻蚀上电极区域之外、牺牲层20上的SiN薄膜，形成释放窗口801，此时，该结构如图2K所示。
[0047]步骤S17、通过释放窗口去除沟槽中的牺牲层，形成该结构。
[0048]该步骤中，以各向同性湿法刻蚀工艺去除沟槽101中的牺牲层20，最终形成压电悬臂梁传感器结构，如图2L所示。
[0049]该实施例中，采用表面牺牲层工艺和各向同性湿法刻蚀工艺，从正面释放压电微悬臂梁结构，以常规的CMOS工艺即可完成，工艺简单可控；且提高了压电悬臂梁传感器制造工艺与硅集成电路工艺的兼容性，避免了体硅衬底用湿法刻蚀从背面释放形成悬臂梁工艺中易出现的污染问题，可在行业内大规模推广应用。
[0050]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.一种压电悬臂梁传感器结构制造方法，包括如下步骤: a)、在硅衬底上定义出一牺牲层填充区，刻蚀该牺牲层填充区形成一沟槽； b)、在所述硅衬底上沉积一牺牲层以填充所述沟槽； c)、在所述娃衬底上沉积一层多晶娃薄膜； d)、在所述多晶硅薄膜上形成下电极； e)、在所述下电极上形成压电薄膜； f)、在所述压电薄膜上形成上电极； g)、在所述结构表面生长一层氮化硅作为刻蚀阻挡层，刻蚀所述上电极区域之外、所述牺牲层上方的氮化娃，以形成一释放窗口 ； h)、通过所述释放窗口去除所述沟槽中的牺牲层，形成所述结构。
2.如权利要求1所述的制造方法，其特征在于，所述步骤a)具体包括:经涂胶、曝光、显影工艺定义出所述牺牲层填充区，以干法刻蚀工艺刻蚀所述牺牲层填充区形成所述沟槽。
3.如权利要求1所述的制造方法，其特征在于，所述步骤b)具体包括:用化学气相沉积方法在所述硅衬底上沉积所述牺牲层，并进行平坦化回流；用干法刻蚀工艺对所述牺牲层进行回刻，并去除所述牺牲层填充区之外的硅衬底表面上的牺牲层，使所述牺牲层与所述牺牲层填充区之外的硅衬底高度保持一致。
4.如权利要求1所述的制造方法，其特征在于，所述步骤c)具体包括:以低压热生长方法沉积所述多晶硅薄膜。
5.如权利要求1所述的制造方法，其特征在于，所述步骤d)具体包括:以光刻胶直接剥离工艺，经曝光、显影形成所需的下电极图形；去除所述下电极区域之上的光刻胶，保留所述下电极区域之外的硅衬底上的光刻胶；以物理气相沉积方法在所述结构表面沉积一Pt/Ti薄膜；将所述结构浸入丙酮溶液中进行光刻胶剥离，以形成所述下电极。
6.如权利要求1所述的制造方法，其特征在于，所述步骤e)具体包括:以溶胶-凝胶方法在所述结构表面制备形成一压电薄膜；以干法刻蚀工艺对所述压电薄膜进行图形化。
7.如权利要求1所述的制造方法，其特征在于，所述步骤f)具体包括:以光刻胶直接剥离工艺，经曝光、显影形成所需的上电极图形；去除所述上电极区域之上的光刻胶，保留所述上电极区域之外的硅衬底上的光刻胶；以物理气相沉积方法在所述结构表面沉积一Pt/Ti薄膜；将所述结构浸入到丙酮溶液中进行光刻胶剥离，以形成所述上电极。
8.如权利要求1所述的制造方法，其特征在于，所述步骤g)具体包括:刻蚀去除所述上电极区域之外的多晶娃薄膜；以化学气相沉积方法在所述结构表面生长一层SiN,作为刻蚀阻挡层；以干法刻蚀方法刻蚀所述上电极区域之外、所述牺牲层上的SiN，形成所述释放窗口。
9.如权利要求1所述的制造方法，其特征在于，所述步骤h)具体包括:以各向同性湿法刻蚀工艺去除所述沟槽中的牺牲层，形成所述结构。
10.如权利要求1至9中任一项所述的制造方法，其特征在于，所述压电薄膜为PZT压电薄膜。
【文档编号】H01L41/22GK103618044SQ201310631537
【公开日】2014年3月5日 申请日期:2013年11月29日 优先权日:2013年11月29日
【发明者】杨冰 申请人:上海集成电路研发中心有限公司