一种过孔及其制作方法、阵列基板的制作方法
【专利摘要】本发明实施例提供一种过孔及其制作方法、阵列基板，涉及显示【技术领域】，能够改善过孔技术中接触电阻偏大及断路的问题。该过孔包括在基板上依次形成有第一电极和金属层；金属层与第一电极电连接。在金属层的表面依次形成有绝缘层和第二电极，在绝缘层的表面设置有过孔，第二电极通过该过孔与金属层电连接。
【专利说明】一种过孔及其制作方法、阵列基板
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种过孔及其制作方法、阵列基板。
【背景技术】
[0002]TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
[0003]TFT-LCD显示面板的制造工艺包括:制造阵列(Array )基板和彩膜(Co I orFilter)基板，然后再将阵列基板和彩膜基板进行对位、成盒(Cell)。如图1所示，典型的TFT阵列基板包括透明基板11以及依次位于透明基板11表面上栅极120、栅极绝缘层13、有源层14、位于有源层14两侧的漏极121和源级122、位于有源层14、漏极121和源级122表面上的钝化层15、位于钝化层15表面的IT016 (Indium tin oxide,氧化铟锡)。
[0004]在阵列基板的制作过程中，阵列基板上的布线设计是一项十分重要的内容。其中，在数据线、栅线以及公共电极线等不同层级的膜层之间需要通过过孔实现相互电连接。例如，在钝化层15的表面设置有过孔，以使得IT016与薄膜晶体管的漏极121导通。并且考虑到像素开口率的因素，可将该过孔设置为如图1所示的半过孔20。该半过孔20表面的IT016的一部分搭接在漏极121的表面上，另一部分搭接在半过孔20底部栅极绝缘层13的表面，采用这样一种半过孔可以增大像素开口率。
[0005]然而，现有技术中的半过孔存在以下缺陷:一方面，由于半过孔处相互接触的膜层之间的接触面积较小，导致其接触电阻增大。如图1所示，半过孔20处透明电极16与漏极121的接触面积减小，因此其接触电阻会相应的上升，这样一来TFT的导电性能会下降使得TFT的充电时间延长；另一方面，半过孔处的膜层边缘存在一定的断差，如图1中，半过孔20处漏极121存在断差，当该断差处的坡度角较大或者因为刻蚀工艺出现倒角时，位于漏极121坡度角或者倒角处的IT016会发生断路，使得漏极121与IT016无法连接。从而影响显示器件的性能，降低产品质量。当然，其他类型的过孔中也会存在上述问题。
【发明内容】
[0006]本发明的实施例提供一种过孔及其制作方法、阵列基板。能够改善过孔技术中接触电阻偏大及断路的问题。
[0007]为达到上述目的，本发明的实施例采用如下技术方案:
[0008]本发明实施例的一方面提供一种过孔的制作方法，包括:
[0009]在基板上通过构图工艺形成第一电极的图案；
[0010]在形成有所述第一电极图案的基板表面形成有金属层；所述金属层与所述第一电极的图案电连接；
[0011]在形成有所述金属层的基板表面形成绝缘层；
[0012]在所述绝缘层的表面通过构图工艺形成过孔；[0013]在形成有所述过孔的基板表面通过构图工艺形成第二电极的图案；
[0014]其中，所述第二电极通过所述过孔与所述金属层电连接。
[0015]本发明实施例的另一方面提供一种过孔，包括:
[0016]在基板上形成有第一电极；
[0017]在所述第一电极的表面形成有金属层；所述金属层与所述第一电极电连接；
[0018]在所述金属层的表面形成有绝缘层；
[0019]在所述绝缘层的表面形成有过孔；
[0020]在所述过孔的表面形成有第二电极；
[0021 ] 其中，所述第二电极通过所述过孔与所述金属层电连接。
[0022]本发明实施例的又一方面提供一种阵列基板，包括如上所述的任意一种过孔。
[0023]本发明实施例提供一种过孔及其制作方法、阵列基板。该过孔包括在基板上依次形成有第一电极和金属层；金属层与第一电极电连接。在金属层的表面依次形成有绝缘层和第二电极，在绝缘层的表面设置有过孔，第二电极通过该过孔与金属层电连接。这样一来，可以减小过孔的深度，并增大相互电连接的膜层之间的接触面积，从而改善过孔技术中接触电阻偏大及断路的问题。
【专利附图】
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为现有技术提供的一种阵列基板的结构不意图；
[0026]图2为本发明实施例提供的一种过孔的制作工艺流程图；
[0027]图3为本发明实施例提供的一种过孔的结构示意图；
[0028]图4为本发明实施例提供的另一种过孔的结构示意图；
[0029]图5为本发明实施例提供的又一种过孔的结构示意图；
[0030]图6为本发明实施例提供的一种阵列基板的结构示意图。
【具体实施方式】
[0031]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]本发明实施例提供一种过孔的制作方法，如图2所示，包括:
[0033]S101、如图3所示，在基板10上通过构图工艺形成第一电极21的图案。
[0034]S102、在形成有第一电极21图案的基板表面形成有金属层22 ;金属层22与第一电极21的图案电连接。
[0035]S103、在形成有金属层22的基板表面形成绝缘层23。
[0036]S104、在绝缘层23的表面通过构图工艺形成过孔24。[0037]S105、在形成有过孔24的基板表面通过构图工艺形成第二电极25的图案。
[0038]其中，第二电极25通过过孔24与金属层22电连接。
[0039]需要说明的是，本发明实施例中的构图工艺，可以指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
[0040]本发明实施例提供一种过孔及其制作方法、阵列基板。该过孔的制作方法包括在基板上依次形成第一电极和金属层的图案；金属层与第一电极的图案电连接。在金属层图案的表面依次形成绝缘层和第二电极的图案，在绝缘层图案的表面形成过孔，第二电极通过该过孔与金属层电连接。这样一来，可以减小过孔的深度，并增大相互电连接的膜层之间的接触面积，从而改善过孔技术中接触电阻偏大及断路的问题。
[0041]进一步地，如图4所示，在绝缘层23的表面通过构图工艺形成过孔24的方法还可以包括:
[0042]在绝缘层23的表面对应金属层22和第一电极21的位置通过构图工艺形成过孔24。
[0043]其中，第二电极25通过过孔24与第一电极21和金属层22电连接。
[0044]需要说明的是，上述绝缘层23的表面对应金属层22和第一电极21的位置具体是指通过构图工艺例如刻蚀工艺在绝缘层23的表面形成的过孔24的底部露出部分金属层22和第一电极21。这样一来，在接下来的步骤中，形成于绝缘层23表面的第二电极25的图案可以覆盖该过孔24，并通过过孔24与金属层22和第一电极21均电连接。
[0045]需要说明的是上述过孔24为半过孔，通过该半过孔可以实现第二电极25与金属层22电连接的同时不仅可以提高开口率，而且可以增加金属层22与第一电极21以及第二电极25的接触面积，这样一来可以减小金属层22与电极之间的接触电阻，从而提升阵列基板的导电性能。此外，由于该半过孔处的金属层22虽然存在断差，当该断差处的坡度角较大或者因为刻蚀工艺出现倒角时，会导致位于金属层22坡度角或者倒角处的第二电极25发生断路，这时金属层22任然可以通过第一电极21与第二电极25相连接，从而避免阵列基板发生断路。
[0046]或者，如图5所示，在绝缘层23的表面通过构图工艺形成过孔24的方法还可以包括:
[0047]在绝缘层23的表面对应第一电极21的位置通过构图工艺形成过孔24。
[0048]其中，第二电极25通过过孔24与第一电极21电连接。
[0049]需要说明的是，绝缘层23的表面对应第一电极21图案的位置具体是指通过构图工艺例如刻蚀工艺在绝缘层23的表面形成的过孔24的底部露出部分第一电极21的图案。这样一来，在接下来的步骤中，形成于绝缘层23表面的第二电极25的图案可以覆盖该过孔24，并通过过孔24与第一电极21的图案电连接。这样一来，不仅可以实现第二电极25与金属层22的电连接，而且可以通过增大金属层22与第一电极21的接触面积以及第一电极21与第二电极25的接触面积来减小相互电连接膜层之间的接触电阻。从而提升阵列基板的导电性能。此外，由于第二电极25与基板10之间具有第一电极21，使得过孔24的断差减小，从而减小了过孔倒角处的第二电极25发生断裂的几率，进而提高了阵列基板的质量。[0050]优选的，第一电极21与第二电极25均可以为透明导电材料。例如:氧化铟锡(Indium Tin Oxide,简称 ITO)。
[0051]进一步地，第一电极21可以包括至少一个膜层。由于第一电极21与金属层22之间可以电连接，因此，第一电极21靠近金属层22这一侧的膜层具有导电的功能。这样一来，在保证第一电极21与金属层22电连接的前提下，本领域技术人员在生产加工过程中，可以根据实际需要来增减第一电极21中膜层的数量，从而可以控制过孔24的深度。
[0052]本发明实施例提供一种过孔，如图3所示，包括:
[0053]在基板10上形成有第一电极21。
[0054]在第一电极21的表面形成有金属层22 ;该金属层22与第一电极21电连接。
[0055]在金属层22的表面形成有绝缘层23。
[0056]在绝缘层23的表面形成有过孔24。
[0057]在过孔24的表面形成有第二电极25。
[0058]其中，第二电极25通过过孔24与金属层22电连接。
[0059]本发明实施例提供一种过孔。该过孔包括在基板上依次形成有第一电极和金属层；金属层与第一电极电连接。在金属层的表面依次形成有绝缘层和第二电极的图案，在绝缘层的表面形成有过孔，第二电极通过该过孔与金属层电连接。这样一来，可以减小过孔的深度，并增大相互电连接的膜层之间的接触面积，从而改善过孔技术中接触电阻偏大及断路的问题。
[0060]进一步地，如图4所示，过孔24的位置与金属层22和第一电极21的位置相对应。
[0061]其中，第二电极25通过过孔24与第一电极21和金属层22电连接。
[0062]需要说明的是，过孔24的位置与金属层22和第一电极21的位置相对应具体是指通过构图工艺例如刻蚀工艺在绝缘层23的表面形成的过孔24的底部露出部分金属层22和第一电极21。这样一来，在接下来的步骤中，形成于绝缘层23表面的第二电极25的图案可以覆盖该过孔24，并通过过孔24与金属层22和第一电极21均电连接。
[0063]需要说明的是上述过孔24为半过孔，通过该半过孔可以实现第二电极25与金属层22电连接的同时不仅可以提高开口率，而且可以增加金属层22与第一电极21以及第二电极25的接触面积，这样一来可以减小金属层22与电极之间的接触电阻，从而提升阵列基板的导电性能。此外，由于该半过孔处的金属层22虽然存在断差，当该断差处的坡度角较大或者因为刻蚀工艺出现倒角时，会导致位于金属层22坡度角或者倒角处的第二电极25发生断路，这时金属层22任然可以通过第一电极21与第二电极25相连接，从而避免阵列基板发生断路。
[0064]或者，如图5所示，过孔24的位置与第一电极21的位置相对应。
[0065]其中，第二电极25通过过孔24与第一电极21电连接。
[0066]需要说明的是，过孔24的位置与第一电极21的位置相对应具体是指通过构图工艺例如刻蚀工艺在绝缘层23的表面形成的过孔24的底部露出部分第一电极21的图案。这样一来，在接下来的步骤中，形成于绝缘层23表面的第二电极25的图案可以覆盖该过孔24，并通过过孔24与第一电极21的图案电连接。这样一来，不仅可以实现第二电极25与金属层22的电连接，而且可以通过增大金属层22与第一电极21的接触面积以及第一电极21与第二电极25的接触面积来减小相互电连接膜层之间的接触电阻。从而提升阵列基板的导电性能。此外，由于第二电极25与基板10之间具有第一电极21，使得过孔24的断差减小，从而减小了过孔倒角处的第二电极25发生断裂的几率，进而提高了阵列基板的质量。
[0067]本发明实施例提供一种阵列基板，包括如上所述的任意一种过孔。具有与本发明前述实施例提供的过孔具有相同的有益效果，由于过孔在前述实施例中已经进行了详细说明，此处不再赘述。
[0068]本发明实施例提供阵列基板。该阵列基板包括过孔，该过孔包括在基板上依次形成有第一电极和金属层；金属层与第一电极电连接。在金属层的表面依次形成有绝缘层和第二电极，在绝缘层的表面设置有过孔，第二电极通过该过孔与金属层电连接。这样一来，可以减小过孔的深度，并增大相互电连接的膜层之间的接触面积，从而改善过孔技术中接触电阻偏大及断路的问题。
[0069]进一步地,如图6所示,上述阵列基板还包括:
[0070]在透明基板11的表面形成有栅极120。
[0071]在栅极120的表面依次形成有栅极绝缘层13、有源层14。
[0072]在栅极绝缘层13的表面形成有第一电极21。
[0073]在有源层14的表面两侧形成有源级122和漏极121。
[0074]在形成有上述图案的基板表面覆盖有钝化层15。
[0075]在钝化层15的表面对应第一电极21以及漏极121的位置设置有过孔24。
[0076]在设置有过孔24的基板表面形成有第二电极25。
[0077]其中，过孔24为半过孔，第二电极25通过该半过孔与第一电极21和漏极121电连接。
[0078]上述的阵列基板上，半过孔处的TFT漏极121位于第一电极21与第二电极25之间，暴露于半过孔内的TFT漏极121被上述电极包围。这样一来，可以在提高开口率的同时，增大TFT漏极121与第一、第二电极之间的接触面积，从而降低相互电连接的膜层之间的接触电阻，提升TFT的导电性能。此外，由于该半过孔处的漏极121存在断差，当该断差处的坡度角较大或者因为刻蚀工艺出现倒角时，会导致位于漏极121坡度角或者倒角处的第二电极25发生断路，这时漏极121任然可以通过第一电极21与第二电极25相连接，从而保证TFT能够正常工作。
[0079]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种过孔的制作方法，其特征在于，包括: 在基板上通过构图工艺形成第一电极的图案； 在形成有所述第一电极图案的基板表面形成有金属层；所述金属层与所述第一电极的图案电连接； 在形成有所述金属层的基板表面形成绝缘层； 在所述绝缘层的表面通过构图工艺形成过孔； 在形成有所述过孔的基板表面通过构图工艺形成第二电极的图案； 其中，所述第二电极通过所述过孔与所述金属层电连接。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述绝缘层的表面通过构图工艺形成过孔的方法还包括: 在所述绝缘层的表面对应所述金属层和所述第一电极的位置通过构图工艺形成过孔； 其中，第二电极通过所述过孔与所述第一电极和所述金属层电连接。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述绝缘层的表面通过构图工艺形成过孔的方法还包括: 在所述绝缘层的表面对应所述第一电极的位置通过构图工艺形成所述过孔； 其中，所述第二电极通过所述过孔与所述第一电极电连接。`
4.根据权利要求1-3任一项所述制作方法，其特征在于，所述第一电极和所述第二电极均为透明导电材料。
5.根据权利要求4所述的制作方法，其特征在于，所述第一电极层包括至少一个膜层。
6.一种过孔，其特征在于，包括: 在基板上形成有第一电极； 在所述第一电极的表面形成有金属层；所述金属层与所述第一电极电连接； 在所述金属层的表面形成有绝缘层； 在所述绝缘层的表面形成有过孔； 在所述过孔的表面形成有第二电极； 其中，所述第二电极通过所述过孔与所述金属层电连接。
7.根据权利要求6所述的过孔，其特征在于，所述过孔的位置与所述金属层和所述第一电极的位置相对应； 所述第二电极通过所述过孔与所述第一电极和所述金属层电连接。
8.根据权利要求7所述的过孔，其特征在于，所述过孔的位置与所述第一电极的位置相对应； 所述第二电极通过所述过孔与所述第一电极电连接。
9.一种阵列基板，其特征在于，包括:如权利要求6-9任一项所述的过孔。
10.根据权利要求9所述的阵列基板，其特征在于，还包括: 在透明基板的表面形成有栅极； 在所述栅极的表面依次形成有栅极绝缘层、有源层； 在所述栅极绝缘层的表面形成有第一电极； 在所述有源层的表面两侧形成有源级和漏极；在形成有上述图案的基板表面覆盖有钝化层；在所述钝化层的表面对应所述第一电极以及所述漏极的位置设置有所述过孔；在设置有所述过孔的基板表面形成有第二电极；其中， 所述第二电极通过所述过孔与所述第一电极和所述漏极电连接。
【文档编号】H01L27/12GK103715135SQ201310689054
【公开日】2014年4月9日 申请日期:2013年12月16日 优先权日:2013年12月16日
【发明者】封宾 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司