中介体及电子器件的制作方法

中介体及电子器件的制作方法
【专利摘要】本申请涉及一种中介体以及一种电子器件。所述中介体包括：基板，所述基板具有第一表面和与所述第一表面相对的第二表面；互连件，所述互连件延伸穿过所述基板的至少大部分，其中，所述互连件在与所述第一表面相邻的第一端子端处具有第一通孔并且在与所述第二表面相邻的第二端子端处具有第二通孔，其中，所述第一端子端横向偏离所述第二端子端。本实用新型所要解决的技术问题是提供一种可以用于满足特定应用的需要或希望的可能的物理设计和电子构造。本实用新型的一个用途是提供了机械稳定性得以提高的结构件。
【专利说明】中介体及电子器件
【技术领域】
[0001]本公开涉及电子器件和形成电子器件的工艺，更具体地讲，涉及在沟槽内包括结构件(feature)的电子器件和形成电子器件的工艺。
【背景技术】
[0002]穿通晶圆(through-wafer)的通孔通常用于形成堆叠构造的不同晶粒(die)之间的连接。可以通过在晶圆的主表面之一上形成电路来形成这种通孔。然后，通过背磨或其它机械操作来将晶圆变薄，然后通过晶圆的剩余厚度的全部或基本上全部来形成通孔。每个通孔的宽度与键合焊盘所占面积近似但比它略小。如此，通孔的宽度是50微米或更大。通孔由体硅、多晶硅、基本金属、金属合金、导电金属氮化物或它们的组合组成，并不包括离散的内部结构件。换句话讲，通孔是简单的小型布线。晶圆被分成单一部分以形成各个晶粒，然后可以堆叠晶粒，使得在堆叠内一个晶粒的键合焊盘因通孔而电连接到另一个晶粒的键合焊盘。堆叠的晶粒被附接到封装基板，并且封装基板和堆叠晶粒的组合物被组装成完整的集成电路。
[0003]图1包括现有技术的电子器件中使用的结构12的顶视图的示图。结构12用于在诸如成像传感器的应用和微型封装应用中与穿通晶圆的通孔形成电连接。通过蚀刻晶粒基板10形成导电中心结构件14和环绕中心结构件14的环形沟槽16来形成结构12。晶粒基板10和中心结构件14具有基本相同的组分和晶体取向。中心结构件具有100微米的典型宽度，并且沟槽具有15微米的宽度和高达数百微米的深度。执行热氧化，以沿着中心结构件14和环形沟槽16的暴露 侧壁形成衬里氧化物18。用电介质材料19填充环形沟槽16的剩余部分。
实用新型内容
[0004]本实用新型一个实施例的一个目的是提供一种可以用于满足特定应用的需要或希望的可能的物理设计和电子构造，例如提供一种机械稳定性得以提高的结构件。
[0005]根据本公开的一个方面，提供了一种中介体。所述中介体包括:基板，所述基板具有第一表面和与所述第一表面相对的第二表面；互连件，所述互连件延伸穿过所述基板的至少大部分，其中，所述互连件在与所述第一表面相邻的第一端子端处具有第一通孔并且在与所述第二表面相邻的第二端子端处具有第二通孔，其中，所述第一端子端横向偏离所
、_4^ ΛΑ~ ~.丄UjAjJU
述弟一觸子觸。
[0006]根据一个实施例，所述互连件还包括不同片段，其中，每个不同片段与其它不同片段邻近。
[0007]根据一个实施例，所述第一通孔只包括一个不同片段并且所述第二通孔包括不同片段的集合。
[0008]根据一个实施例，每个不同片段包括设置在所述基板内的沟槽内并且与所述基板分隔开的结构件，其中:所述结构件沿着所述沟槽的深度的至少大部分延伸；以及在同一高度，所述结构件和所述基板包括基本上相同的组分和晶体取向。
[0009]根据一个实施例，所述中介体还包括:被构造用于将所述第一通孔横向连接到所述第二通孔的不同片段的另一个集合。
[0010]根据一个实施例，所述中介体还包括额外的互连件，其中，从顶视图看，所述互连件是交错的。
[0011]根据一个实施例，所述基板包括具有第一厚度的第一区域和具有第二厚度的第二区域，所述第二厚度与所述第一厚度不同。
[0012]根据本公开的另一个方面，提供了一种电子器件。所述电子器件包括:晶粒基板，所述晶粒基板限定第一沟槽和与所述第一沟槽分隔开的第二沟槽，其中，所述第一沟槽和所述第二沟槽中的每个具有基本上完全延伸穿过所述晶粒基板的深度；第一结构件，所述第一结构件设置在所述第一沟槽内并且沿着所述第一沟槽的深度的至少大部分延伸；第一导电结构，所述第一导电结构设置在所述第一沟槽内，其中，所述第一导电结构设置在所述第一结构件和所述晶粒基板之间；以及第二导电结构，所述第二导电结构设置在所述第二沟槽内并且环绕所述第一导电结构，其中，所述第二导电结构沿着所述第一沟槽的深度的至少大部分延伸，其中，所述电子器件包括η轴向馈通，其中，η是至少2的整数，并且所述η轴向馈通包括所述第一导电结构和所述第二导电结构。
[0013]根据一个实施例，在同一高度，所述第一结构件和所述晶粒基板包括基本上相同的组分和晶体取向。
[0014]根据一个实施例，每个特定第一结构件具有向外延伸的空间补偿元件；以及所述特定第一结构件的向外延伸的空间补偿元件的数量取决于所述特定第一结构件在所述第一沟槽内的位置。
[0015]本实用新型的一个优点是提供了机械稳定性得以提高的结构件。可以通过比较所设计的物理布局与构造期间某点所实现的实际物理结构来确定机械稳定性。本实用新型的再一个优点是可以利用垂直方向(即，深度)，允许形成表面积相对大的电子元件，而不占用沿着晶粒基板的主表面的这种面积。
【专利附图】

【附图说明】
[0016]实施方式是以举例方式示出的并且不限于附图。
[0017]图1包括现有技术的电子器件中使用的结构的顶视图。(现有技术)
[0018]图2包括在基板内形成沟槽之后工件的一部分的剖视图的示图。
[0019]图3包括在形成通孔之后图2的工件的剖视图的示图。
[0020]图4包括根据特定实施方式的通孔结构的顶视图的示图。
[0021]图5包括根据替代特定实施方式的通孔结构的顶视图的示图。
[0022]图6包括根据另一个特定实施方式的在形成沟槽之后基板的一部分的顶视图的示图。
[0023]图7包括在形成导电塞、互连件(interconnect)和绝缘层之后图3的工件的剖视图的示图。
[0024]图8包括根据实施方式形成的通孔的顶视图的示图。
[0025]图9包括在翻转工件并且减小基板的厚度之后图7的工件的剖视图的示图。[0026]图10包括在进一步减小具有通孔的区域内的基板的厚度之后图9的工件的剖视图的示图。
[0027]图11包括在形成图案化绝缘层并且暴露通孔的部分之后图10的工件的剖视图的示图。
[0028]图12包括在形成导电层、掩模层和导电凸块之后图13的工件的剖视图的示图。
[0029]图13包括在去除掩模层和导电层没有被导电凸块覆盖的那些部分之后图12的工件的剖视图的示图。
[0030]图14包括导电凸块、通孔和基板的不同区域之间的关系的顶视图的示图。
[0031]图15包括根据一个实施方式的通孔和同轴导体(coaxial conductive)的顶视图的示图。
[0032]图16包括根据另一个实施方式的包括结构件的通孔和共轴导体的顶视图的示图。
[0033]熟练的技术人员理解，图中的元件是为了简单和清晰起见而示出的并且不一定是按比例绘制的。例如，一些元件的尺寸可以相对于其它元件被夸大，以有助于加强对本实用新型实施方式的理解。
【具体实施方式】
[0034]本申请要求Grivna在2012年9月13日提交的名称为“Electronic DeviceIncluding a Via and a Conductive Structure, a Process of Forming the Same, and anInterposer (包括通孔和导电结构的电子器件、形成电子器件的工艺和中介体)”的美国专利申请N0.61/700,483的优先权，涉及Parsey和Grivna在2013年6月30日提交的名称为“Electronic Device Including a Feature in an Opening (在开 口中包括结构件的电子器件)”的美国专利申请N0.13/920，675，并且涉及Parsey和Grivna在2010年8月30日提交的名称为“Electronic Device Including a Feature in a Trench (在沟槽中包括结构件的电子器件)”的当前允许的美国专利申请N0.12/871，390，所有这些专利申请被转让给其当前受让人并且全文以引用方式并入本文。
[0035]提供下面结合附图的描述有助于理解本文所公开的教导。下面的讨论将重点放在教导的具体实现和实施方式。提供这个重点有助于描述教导并且不应该被理解为限制教导的范围或可应用性。然而，在本申请中当然可以利用其它教导。虽然本文描述的数值范围是为了更好地理解特定实施方式，但在阅读本说明书之后，熟练的技术人员将理解，在不脱离本实用新型的范围的情况下，可以使用超出数值范围的值。到下面定义的术语与美国专利申请N0.12/871,390中的术语不同的程度，如下定义的术语在本文献中起主导作用。
[0036]术语“电子元件”旨在意味着被制成为电路的一部分或者可以容易地被制成电路的一部分的元件。电子元件的例子包括有源元件或无源元件，诸如电容器、电阻器、二极管等。电子元件不包括其功能是用于电连接至少两个电子元件或者将电子元件和端子彼此电连接的互连件、导电塞、通孔等。两个电子元件或电子元件的组合可以在同一基板或工件上或者在不同基板或工件上。
[0037]电子器件可以包括或者可以不包括电子元件。例如，中介体(interposer)可以是可以不包括任何电子元件的电子器件的至少一部分。中介体可以将基板或工件上的电子元件与不同基板或工件上的另一个电子元件或端子电连接。
[0038]术语“金属”或其任何变形形式当指材料时，旨在意味着包括I族至12族中的任一族内、13族至16族内的元素、沿着原子数13 (Al),31 (Ga),50 (Sn),51 (Sb)和84 (Po)所限定的线并处于它下方的元素的材料，无论是不是分子化合物。金属不包括Si或Ge本身。与元素周期表内的列对应的族数使用参见“the CRC Handbook of Chemistry and Physics《CRC化学和物理手册》”(第81版(2000-2001))中的“New Notation (新标记法)”约定。
[0039]术语“基本上填充”当指开口或沟槽内形成的材料时，旨在意味着开口或沟槽的大部分或者开口或沟槽的剩余部分的大部分(如果之前形成有衬里、阻挡层或其它相对薄的层)被材料填充。注意的是，当用材料基本上填充开口或沟槽时，可能会形成意外的空隙。术语“基本上完全填充”旨在意味着开口或沟槽基本上全部或者开口或沟槽的剩余部分基本上全部被材料填充，而在开口或沟槽内没有形成大量的空隙。
[0040]术语“包括”、“包含”、“具有”或任何其它变形形式旨在覆盖非排他性的包括。例如，包括一列特征的方法、制品或装置不一定只限于这些特征，而是可以包括没有明确列出或者这种方法、制品或装置固有的其它特征。另外，除非明确做相反陈述，“或”是指包括性的或而不是排他性的或。例如，状况A或B可以通过下面任一种情况来满足:A为真(或存在)且B为假(或不存在)、A为假(或不存在)且B为真(或存在)、A和B都为真(或存在)。
[0041]另外，采用不定冠词“一”，“一个”来描述本文所描述的元件和组件。这样做只是为了方便起见并且提供对本实用新型范围的总体感觉。这个描述应该被理解为使得复数包括一个或至少一个并且单数也包括复数，除非单数清楚地意味着其它。例如，当在本文中描述单个项时，可以使用不止一个项来取代单个项。类似地，在本文中描述不止一个项的情况下，可以用单个项来替代不止一个项。
[0042]除非另有定义，否则本文中使用的所有技术术语和科技术语具有与本实用新型所属领域的普通技术人员通常所理解的含义相同的含义。材料、方法和实例只是示例性的并且旨在进行限制。至于本文中没有描述的内容，关于特定材料和处理操作的许多细节是常规的并且可见于半导体和电子领域内的教科书和其它来源。
[0043]电子器件可以具有基板的具有相对较薄部分的区域和基板的具有相对较厚部分的另一个部分。通孔可以位于基板的具有相对较薄部分的区域内。导电结构与具有相对较薄部分的区域相邻并且电连接到通孔。导电结构具有一定厚度，使得导电结构的最上面的点位于比基板的相对较厚部分高的高度。在特定实施方式中，导电结构可以包括凸块、焊料球或其它类似结构。电子器件还可以包括与基板的相对表面相邻的其它导电结构。其它导电结构可以电连接到通孔。在特定实施方式中，通孔可以是穿通基板的通孔。如果电子器件具有至少部分在基板内的电子元件，则其它导电结构可以耦接或者电连接到电子元件。在一个实施方式中，电子器件可以包括至少部分在基板内的集成电路，并且在另一个实施方式中，电子器件可以包括具有电子元件或者没有电子元件的中介体。
[0044]形成电子器件的过程可以包括形成通孔并接着去除基板位于通孔之上的区域的那部分。因此，基板可以包括凹陷区域和没有凹陷的另一区域。导电结构可以形成在凹陷区域内，电连接到通孔并且延伸到比其它部分(没有凹陷)高的高度，以允许对封装基板或其它工件进行直接芯片附接或其它焊料附接工艺。
[0045]沿着基板相对侧的导电结构可以彼此横向偏离，以允许除了电信号的垂直路线(基本上通过基板的厚度)之外还有电信号的横向路线(基本上平行于基板的厚度)。这种路线可以允许基板相对侧上的导电结构具有完全不同的大小。下面更详细地描述特定的电子器件、工艺和中介体，以示出实施方式而不限制本实用新型的范围。虽然下面描述了参数的许多数值，但这种数是为熟练的技术人员提供一些可能实施方式以增强对本文所描述的构思的理解。这种值不应该被理解为限制本实用新型的范围。
[0046]图2包括包含基板243的工件241的一部分的剖视图的示图。基板243可以包括单晶半导体晶圆、绝缘体上半导体晶圆、平板显示器(例如，玻璃板上硅层)或常规用于形成电子器件的其它基板。如图2中所示的基板243的一部分包括含有η型或P型掺杂物的14族元素(例如，碳、娃、锗或它们的组合)。在另一个实施方式中，晶粒基板243含有II1-V或H-VI半导体材料。
[0047]基板243包括以初始厚度分开的主表面2432和2434。场隔离区2436和晶体管2438可以至少部分形成在晶粒基板243内。其它或不同的有源元件或其它电子元件可以形成在主表面2432的内部或上方。在特定实施方式中，没有电子元件沿着主表面2434形成，因为将执行后续的背磨或其它操作来显著减小基板243的厚度。当基板243是晶圆形式时，初始厚度基本上对应于执行任何处理之前的晶圆厚度。在一个实施方式中，厚度可以不大于大约2000微米，并且在另一个实施方式中，厚度可以不大于大约900微米。在另一个实施方式中，厚度是至少大约110微米，并且在又一个实施方式中，厚度是至少大约150微米。在特定实施方式中，厚度在大约600微米至大约800微米的范围内。在另一个特定实施方式中，基板243的厚度在大约150微米至大约120微米的范围内。在一个实施方式中，基板243可以具有至少150厘米的标称大小(例如，标称直径)。尽管基板243没有理论上限，但基板243的标称大小可以不超过400厘米。
[0048]使用热生长技术、沉积技术或它们的组合，在基板243上方顺序地形成焊盘层2452、停止层2454 (例如，抛光停止层或蚀刻停止层)和掩模层2456。焊盘层2452和停止层2454中的每个可以含有氧化物、氮化物、氮氧化物、其它合适材料或它们的任意组合。在一个实施方式中，停止层2454具有相比于焊盘层2452不同的组分。在特定实施方式中，焊盘层2452含有氧化物，并且停止层2454含有氮化物。掩模层2456形成在停止层2454上方并且被图案化以限定开口(未示出)，在开口下方将形成基板243中的沟槽。在一个实施方式中，掩模层2456含有有机抗蚀剂材料,并且在另一个实施方式中，掩模层2456可以含有与基板243不同的无机材料。
[0049]执行蚀刻操作，以将焊盘层2452、停止层2454和基板243图案化，以限定从主表面2432朝向主表面2434延伸但没有达到主表面2434的沟槽，包括沟槽252。如在本说明书中随后将提到的，如图2中所示的沟槽252具有与其它部分连接以形成沟槽252的三个部分。基板243的部分(包括部分254)设置在沟槽252的部分之间。在图2中，示出部分254的不同片段。沟槽具有从主表面2432开始测量得到的深度。深度可以是至少大约40微米。在一个实施方式中，该深度可以是至少大约75微米，并且在另一个实施方式中，可以是至少大约110微米、至少大约200微米或更深。这些部分(包括部分254)的宽度可以部分取决于沟槽的深度。在一个实施方式中，部分254的宽度可以在大约0.2微米至大约2微米的范围内，并且在特定实施方式中，可以在大约0.5微米至大约0.9微米的范围内。如图2中所示的沟槽252的每个部分可以在大约0.5微米至大约5微米的范围内，并且在特定实施方式中，可以在大约2.0微米至4.0微米的范围内。
[0050]沟槽的形状在沟槽底部附近可以比更靠近主表面2432的位置略窄。因此，结构件和沟槽的宽度可以逐渐变小。沟槽的底部是总体上平坦的；然而，每个沟槽的侧壁和底部之间的拐角可以被倒圆。使用蚀刻工艺诸如全文以引用方式并入本文的US7285228中描述的工艺，通过任意数量的深硅蚀刻工具来执行蚀刻。该专利中公开的工艺是用于高纵横比深硅蚀刻的熟知工艺，所述纵横比深硅蚀刻在沟槽壁的各向同性表面钝化、沟槽底部的反应离子蚀刻钝化清除和沟槽底部开口的各向同性硅蚀刻之间循环。在一个实施方式中，硅对有机抗蚀剂材料的选择率可以在大约80:1至100:1的范围内。如果掩模使用没有被氟明显蚀刻的金属(诸如，AlN掩模)，则选择率可以明显更高。可以通过蚀刻条件来控制垂直或锥形或成型沟槽。在形成沟槽之后，去除掩模层2456。
[0051]沟槽252内的基板243的部分254对应于在本说明书中随后将描述的结构件。该结构件沿着沟槽的深度的至少大部分延伸，并且在特定实施方式中，沿着沟槽的深度的基本上全部延伸。在任何特定高度，结构件的组分和晶体取向与基板243基本上相同。因此，如果基板243是具有沿着主表面2432的(100)晶面的基本上单晶半导体晶圆，则结构件也将是具有沿着(100)晶面的最上面表面的基本上单晶半导体。如果基板243沿着沟槽的深度254在不同高度具有基本上恒定的掺杂分布，则结构件将同样具有相同的掺杂分布。如果基板243是绝缘体上半导体晶圆(未示出)并且沟槽252延伸穿过绝缘层，则基板243和结构件中的每个将具有设置在体半导体基板上方的半导体和绝缘层的基本上相同的厚度。
[0052]图3包括在形成绝缘层262、用填充材料填充沟槽并且使填充材料部分凹陷以形成通孔264之后工件241的剖视图的示图。可以在通孔264内形成一个或多个空隙266。这种空隙266的存在与否不会显著影响电子器件的性能或可靠性。注意的是，在形成绝缘层262和通孔264之后，所形成的沟槽和结构件的形状可以基本上相同。换句话讲，当填充沟槽时，结构件没有明显弯曲、扭曲或者以其它方式在沟槽内移动。因此，看到的与现有技术所使用的具有相同总体大小的结构件的移动可以减少或者甚至基本上消除。结果，在结构中可以使用较小尺寸，从而造成面积被更有效地使用。
[0053]绝缘层262可以被形成为在形成填充材料之前将沟槽的侧壁和底部绝缘。在一个实施方式中，绝缘层262具有不大于900nm的厚度，并且在另一个实施方式中，具有不大于700nm的厚度。在另一个实施方式中，绝缘层262具有至少Ilnm的厚度，并且在又一个实施方式中，绝缘层262具有至少IOOnm的厚度。在另一个实施方式中，可以不存在绝缘层。绝缘层262可以包括单个膜和多个膜，其中，每个膜可以含有氧化物、氮化物或氮氧化物并且可以通过热的方式或通过沉积来形成。在特定实施方式中，执行热氧化以形成绝缘层262的至少一部分。当停止层2454含有氮化物时，停止层2454可以用作防氧化物，用于减少沿着主表面2432的基板243的氧化。
[0054]用于通孔264的填充材料可以包括单个材料或多个材料，这些材料可以是层、多个层、单个膜或多个膜的形式。填充材料可以是导电的、阻性的、绝缘体或它们的组合(例如，当在沟槽内形成电容器时)。实际的材料(材料的组分和数量)将取决于所形成的电子元件。填充材料可以是导电材料并且含有非晶硅、多晶硅、金属(基本金属，与分子化合物相对)、合金、金属氮化物、金属-半导体的化合物、金属-半导体-氮的化合物等。导电材料的组分可以取决于导电材料何时形成。可以在基板243内至少部分形成电子元件之前或之后形成通孔264。这种电子元件可以包括有源元件(例如，晶体管2438)、无源元件(例如，电阻器、电容器、二极管等)或它们的任意组合，它们至少部分形成在基板243内。如果在基板243内形成这种电子元件之前形成导电材料，则导电材料可能必须耐受相对高的温度，诸如高于800°C的温度。示例性的材料可以包括硅或难熔金属元素。如果在基板243内形成这种电子元件之后形成导电材料，则导电材料可能不需要耐受高于800°C的温度。在特定实施方式中，导电材料就在夹层电介质(ILD)/互连件工序之前形成或者被形成为其一部分，并且导电材料可以被暴露于高达500°C的温度。示例性的材料可以包括硅或难熔金属元素、铜、银、贵金属元素或它们的任意组合。
[0055]填充材料可以包括粘合膜、阻挡膜和导电填充膜。在特定实施方式中，粘合膜含有难熔金属，阻挡膜含有难熔金属氮化物，并且导电填充膜含有与粘合膜不同的难熔金属。在另一个特定实施方式中，填充材料包括被掺杂的多晶硅。
[0056]可以通过使用化学气相沉积、物理气相沉积、电镀、涂布、其它合适技术或它们的任意组合沉积填充材料来形成填充材料。在特定实施方式中，保形地沉积填充材料。填充材料的厚度足以基本上填充沟槽(包括沟槽252)，并且在特定实施方式中，填充材料基本上完全填充沟槽。实际厚度可以取决于沟槽的宽度。随着沟槽越来越宽，需要沉积的填充材料越来越厚。在一个实施方式中，厚度将是宽度的至少一半，并且可以更厚，从而导致沟槽的宽度、基板243上的填充材料的厚度或这两者不均匀。在特定实施方式中，当沟槽的宽度是大约1.6微米时，填充材料的厚度可以是大约0.9微米。在另一个特定实施方式中，当沟槽的宽度是大约2.8微米时，填充材料的厚度可以是大约1.5微米。在阅读本说明书之后，熟练的技术人员将理解，相比于使填充材料过薄，使填充材料过厚更安全一些。然而，随着厚度增加，将导致沉积时间更长、填充材料的成本更高且随后的去除操作更长且成本更高。因此，在一个实施方式中，填充材料的厚度不大于最宽沟槽的宽度的大约3倍，并且在另一个实施方式中，填充材料的厚度不大于最宽沟槽的宽度的大约2倍。当被沉积时，填充材料将位于焊盘层2452和停止层2454 (未不出)上方。
[0057]执行去除操作，以去除填充材料位于停止层2454上方的那部分。可以使用蚀刻或抛光技术或者使用图案化蚀刻工艺来执行去除操作，以在停止层2454 (未示出)上方留下导电布线层。填充材料的剩余部分的顶部可以凹陷至停止层2454被暴露的表面下方。在特定实施方式中，填充材料凹陷至齐平或接近主表面2432的高度的高度。
[0058]图4包括根据特定实施方式的包括通孔264的结构的顶视图。沟槽252具有基本上六边形形状。基本上S形的结构件254在沟槽252内，具有基本上相互平行的中心片段214和片段248。两个中间片段246基本上彼此平行并且将中心片段244连接到片段248。US2012/0049320中的图2至图23示出本说明书内所描述的构思可以使用的沟槽和沟槽内的结构件的其它形状。在一个实施方式中，向外延伸的空间补偿元件268 (诸如凹口)沿着沟槽252的相对侧并且从基板243向外延伸。向外延伸的空间补偿元件268被构造用于相比于在没有向外延伸的空间补偿元件268的情况下的基板243和S形结构件254，使基板243和S形结构件254之间的距离更一致。还示出了绝缘层262和通孔264。基板243在沟槽252的外部。
[0059]图5包括包含与图4中的通孔类似的通孔的结构的另一个实施方式的顶视图。在这个特定实施方式中，沟槽452既包括从基板向外延伸的向外延伸的空间补偿元件268又包括向内延伸到基板中的向内延伸的空间补偿元件269。大体S形结构件在沟槽452内，具有基本上彼此平行的中心片段444和片段448。在另一个实施方式中，片段448没有基本上彼此平行。两个中间片段446基本上彼此平行并且将中心片段444连接到片段448。S形结构件454还包括向外延伸到基板443中的向外延伸的空间补偿元件268。向外延伸的空间补偿元件268和向内延伸的空间补偿元件269被构造用于相比于在没有向外延伸的空间补偿元件268和向内延伸的空间补偿元件269的情况下的基板443和S形结构件454，使基板443和S形结构件454之间的距离更一致。另外，向外延伸的空间补偿元件268和向内延伸的空间补偿元件269中的每个为S形结构件454提供了进一步的机械支承。
[0060]图4中示出的沟槽252、结构件254和通孔262可以代表单位单元201。图5中示出的沟槽452、454和456可以代表单位单元401。单位单元201和401可以被复制，以形成更大的通孔。图6包括沟槽52和S形结构件254的顶视图(成略微偏离的角度)。每个S形结构件254内的不同片段有助于为S形结构件254提供稳定性，使得在用填充材料填充沟槽之前其不运动并且为后续的填充材料提供均匀的间隙。可以在沟槽52内形成与绝缘层262和通孔264类似的绝缘层和通孔。
[0061]一直进行处理，直到沿着电子器件一侧进行的处理基本上完成为止。在图7中，在基板243上方形成绝缘层272。绝缘层272可以包括一个或多个氧化物、氮化物、氮氧化物或它们的任意组合的膜。绝缘层262和272的组合厚度可以在大约0.5微米至大约3微米的范围内。去除绝缘层262和272的一部分，以限定其中形成导电塞274和276的接触开口。导电塞274可以电连接到电子元件诸如晶体管2438。导电塞276电连接到通孔264。形成互连件275和277，互连件275和277分别电连接到导电塞274和276。互连件是沿着基板的同一侧将电子元件相互连接或者将电子元件电连接到其它结构件的导体。尽管未示出，但互连件277可以电连接到晶体管2738或者至少部分在基板243的内部或上方的另一个电子元件。如果需要或希望，可以形成额外的绝缘和互连层(图7中未示出)。在互连件的最上层形成绝缘层279。绝缘层279可以包括含有氧化物、氮化物、氮氧化物或它们的任意组合的一个或多个膜。在另一个实施方式中，绝缘层279可以含有有机材料，诸如聚酰亚胺。
[0062]图8包括在不同位置处的工件241的顶视图。图8中的视图将俯视如图7中所示的绝缘层279。没有示出互连件277和275，以简化导电塞276和通孔264之间的位置关系。在如图8中所示的实施方式中，每个通孔264包括不同的片段，每个片段与一个或多个其它不同的片段邻近。每个片段(包括片段282)包括结构件254中的一个以及绝缘层262和通孔264 (图8中未示出)的导电材料的一部分。片段282电连接到导电塞276，导电塞276是一种导电结构。在没有使用导电塞276的另一个实施方式中，互连件277可以直接接触片段282，而非导电塞276直接接触片段282。片段284的集合处于随后在其上方将与基板243的另一侧相邻地形成其它导电结构的位置。片段286的集合是在片段282和片段284的集合之间的一系列不同片段。片段286的集合可以有助于确定通孔264的路径，使得可以沿着基板274的相对侧使用较大的导电结构。在这个特定实施方式中，片段284的集合相互相对交错。在另一个实施方式中，片段286的一个或多个集合可以在与片段286的另一个集合相比不同的方向上延伸，因此可以不具有彼此平行的长度。
[0063]翻转工件241，使得主表面2434 (图7中)面朝上。图9示出在去除基板243的一部分从而得到与主表面2432基本上平行的新主表面2834之后的工件241。注意的是，图9中的图示处于片段286的集合(图8中)所处的位置。因此，另一个电子元件即晶体管2439在图9中。
[0064]可以使用单个操作或多个操作来去除基板241的一部分。在一个实施方式中，可以使用相对快速的非选择性去除技术诸如背磨、抛光等来执行去除。在一个实施方式中，基板243的厚度可以足够厚，使得工件241没有过分弯曲或者以其他方式变成明显不是平面的。因此，操纵基板不需要被附接到工件241来保持工件241是平面的或者以其他方式允许工件241随后被机器操纵。基板243的厚度可以不大于大约200微米、不大于大约170微米、不大于大约150微米，或可能更薄。所选的实际厚度可以取决于基板243的标称大小、由于目前存在的其它层而导致的基板243上的应力、热循环和可能的其它因素。在另一个实施方式中，基板可以已经具有所需厚度。例如，电子器件可以是具有其所需厚度的中介体。
[0065]图10包括在通孔264所处的区域292中基板243已经变薄的示图。在区域294中，基本上没有去除基板243的任何部分，并且区域296是区域292和294之间的过渡区域。在区域294上方形成掩模层(未示出)，并且暴露区域292。参照图9，将从区域292去除的基板243的量可以取决于在进行图案化之前基板243的厚度、沟槽252的深度、绝缘层262的厚度和可能的其它因素。蚀刻区域292内的基板243，以暴露绝缘层262的各部分。每个通孔264位于沿着基板241的主表面2432和2834之间的中心平面298从中心高度开始测得的高度，该高度大于区域292内的从中心高度开始测得的基板243的高度。区域294内的基板243的厚度比区域292内的基板243的厚度厚。
[0066]在一个实施方式中，去除区域292内的基板243的厚度的至少大约1.1%，并且去除区域292内的基板243的厚度的不大于大约90%。在另一个实施方式中，所去除的基板243的厚度在区域292内的基板243的厚度大约11%至大约50%的范围内，并且在另一个实施方式中，所去除的基板243的厚度在区域292内的基板243的厚度大约20%至大约40%的范围内。在又一个实施方式中，区域292内的基板243的剩余厚度可以是至少大约30微米、至少大约80微米、至少130微米或甚至更厚。
[0067]区域294有助于为工件241提供机械支承。当被表达为工件241的面积(当从顶视图看时)的百分比时，区域294占据所述面积的至少大约10%、至少大约50%、或至少大约70%ο在一个实施方式中，区域294可以占据所述面积的不大于大约99%、不大于95%、或不大于91%。剩余面积的全部或基本上全部被区域292占据。区域296可以占据工件241的面积的小于1%。
[0068]可以执行用于去除基板243的各部分的蚀刻作为各向同性或各向异性蚀刻。各向同性蚀刻可以有助于提高所形成的后续层的阶梯覆盖。各向同性蚀刻将会提供过渡区域296，而各向异性蚀刻不会提供任何明显的过渡区域。在蚀刻之后去除掩模层。
[0069]在工艺中的此时，通孔264内的基板243的剩余部分(图3中的结构件254的一部分)与区域294内的基板243的主体分隔开，不再与它连接。
[0070]如图11中所示，在基板243上方形成图案化绝缘层302，图案化绝缘层302限定通孔264上方的开口 304。图案化绝缘层302可以包括一个或多个氧化物、氮化物、氮氧化物或它们的任意组合的膜。在另一个实施方式中，图案化绝缘层302可以含有被涂布在工件241被暴露表面上方的聚合物。在特定实施方式中，图案化绝缘层302可以含有光可限定材料(photo-definable)。开口 302暴露被去除以暴露通孔264的各部分的绝缘层262的各部分。可以通过蚀刻绝缘层262来执行去除。
[0071]如图12中所示，沿着工件241形成导电层310、掩模层312和导电凸块314。导电层310可以是凸块下冶炼金属(underbump metallurgy)的一部分并且可以包括一个或多个膜。在特定实施方式中，粘合膜3102有助于导电凸块314更好地粘合到绝缘材料，诸如绝缘层262和302的各部分。粘合膜3102可以含有钛、钽、其它合适金属或它们的任意组合。种膜3104可以有助于促进导电凸块314内的导电材料的电镀。种膜3104可以是与导电凸块314相同的材料或不同的材料。种膜3104可以含有铜、贵金属或其任意组合。在一个实施方式中，导电层310的厚度可以在大约50nm至900nm的范围内，并且在特定实施方式中，可以在大约70nm至大约200nm的范围内。如果需要或希望，可以使用其它厚度。
[0072]掩模层312限定其中形成导电凸块诸如导电凸块314的开口。在一个实施方式中，开口在区域292内(如图10中所示)。在特定实施方式中，掩模层312可以是层合层。在另一个实施方式中，可以沉积并图案化掩模层312。掩模层312含有绝缘材料,使得导电凸块内的导电材料没有形成在掩模层312的基本上全部的上方。在形成导电凸块期间，可以在掩模层312上沉积某种导电材料(溢出材料)，但是溢出材料将在开口附近并且并没有对电子器件的性能产生不利影响。
[0073]在开口内沉积导电层3142和焊料层3144，以形成导电凸块诸如导电凸块314。导电层3142可以被电镀在种膜3104被暴露的各部分上方。导电层3142可以含有铜、贵金属或它们的任意组合。在一个实施方式中，导电层3142可以具有大于大约5微米、大于20微米或大于40微米的厚度。尽管厚度没有理论上限，但导电层3142可以具有不大于大约900微米、不大于大约500微米或不大于大约95微米的厚度。焊料层3144可以含有可以在不高于大约300°C的温度下流动的金属或金属合金，使得焊料层3144可以流动(通常被称为回流)并且形成与不同的晶粒、封装基板、印刷布线板等的电连接。焊料层3144可以含有铅、铟、锡、具有所需流动特性的其它合适材料或它们的任意组合。焊料层3144的厚度可以是如之前针对导电层3142描述的厚度中的任一个。焊料层3144可以明显比导电层3142薄并且其厚度在导电层3142的厚度的大约5%至大约50%的范围内。
[0074]如图13中所示，去除掩模层312和导电层310没有被导电凸块覆盖的各部分。导电凸块可以经受足够高的温度，以致使焊料层3144流动，如图13中所示。焊料层3144的最上面的点、导电层3142或这两者可以处于从中心高度开始测得的高度，该高度比区域294内的主表面2834、绝缘层302或这两者的高度高。这种高度差可以允许更容易地对齐封装基板、印刷布线板或其它工件的端子。
[0075]在另一个实施方式中，可以在不使用导电层310或掩模312的情况下，使用沉积技术来形成导电凸块。在一个实施方式中，将镂空掩模(未不出)放置在基板243上方，其中，镂空掩模具有其中将要形成与导电凸块314类似的导电凸块的开口。将工件和镂空掩模的组合物放置到沉积工具中，并且可以顺序地沉积凸块下金属化层(underbumpmetallization)和凸块金属化层(bump metallization)以形成导电凸块。通过使用镂空掩模，可以不需要形成导电凸块时单独的图案化步骤。
[0076]在又一个实施方式中，可以使用剥离工艺。在形成如图11中所示的工件之后，可以形成图案化抗蚀剂层，使得抗蚀剂层所限定的开口位于其中将要形成导电凸块的开口上方。可以在图案化抗蚀剂层上方和图案化抗蚀剂层的开口和开口内沉积凸块下金属化层。可以将图案化抗蚀剂层连同位于图案化抗蚀剂层上方的凸块下金属化层的一部分一起去除。凸块下金属化层的各部分可以保持在开口中。可以在凸块下金属化层上方形成凸块金属化层，以形成导电凸块。在特定实施方式中，可以在凸块下金属化层上方选择性形成导电凸块，诸如，通过选择性电镀。
[0077]在另一个实施方式中，可以使用焊料球来取代导电凸块。导电凸块和焊料球中的每个是可以直接接触通孔262的导电结构的例子。
[0078]图14包括在形成导电凸块之后工件的顶视图。相比于图8中的视图，图14中的视图是源自工件的相对侧。导电凸块314覆盖片段284的集合(图8)。导电凸块314在相比于区域294凹陷的区域292内。
[0079]在一个实施方式中，η轴连接器可以包括η个导电构件，其中，η是至少2的整数。在另一个实施方式中，导电构件中的一个可以包括单位单元或单位单元的集合，其中，单位单元的集合形成单个导电构件。在特定实施方式中，图15包括环绕单位单元201的同轴导电构件342的示图。单位单元201位于通孔340内。还示出绝缘层262。在另一个实施方式中，同轴导电构件可以环绕包括多个单位单元的较大通孔。如图15所示的同轴导电构件是光滑的并且形状是圆形的，但是还可以使用任何数量的替代形状(未示出)诸如方形、八边形，包括链接的个体单位单元201或401。同轴导电构件可以有助于减小噪声、电容或一个或多个通孔与电子器件的其它部件之间的不利效应。
[0080]在另一个实施方式中，图16包括环绕通孔340的同轴导电构件342的示图。大体S形结构件354包含在通孔340内。S形结构件354与图5中描述的S形结构件454类似。
[0081]特定S形结构件354的向外延伸的空间补偿元件268的数量取决于特定大体S形结构件354在通孔340中的位置。位置更靠近基板343的特定S形结构件354具有一个向外延伸的空间补偿元件268，而位置更远离基板343的另一个特定S形结构件354具有两个向外延伸的空间补偿元件268。如之前所述的，向外延伸的空间补偿元件268被构造用于相比于在没有向外延伸的空间补偿元件268的情况下的基板343和S形结构件354，使基板343和S形结构件354之间的距离更一致。另外，向外延伸的空间补偿元件还为S形结构件354的稳定性做出贡献。
[0082]在又一个实施方式中，电子器件可以包括中介体。中介体可以用于将信号路由到沿着中介体相对侧的不同的横向位置。中介体可以包括延伸穿过中介体的至少大部分的互连件。中介体还可以包括沿着中介体相对侧的导电结构。导电结构可以彼此横向偏离，以允许除了电信号的垂直路线(基本上通过基板的厚度)之外还有电信号的横向路线(基本上平行于中介体的厚度)。这种路线的优点在于，允许中介体相对侧上的导电结构具有完全不同的大小。这种大小差异可以允许更容易对准并且更好地连接到封装基板或其它工件的端子。中介体可以具有或者可以没有任何电子元件，并且在处理开始时，中介体可以具有所需厚度。因此，可以不需要背磨或抛光操作。
[0083]本文所描述的实施方式用于示出可以使用的一些可能的物理设计和电子构造。所选的特定物理设计和电子构造可以被选择用于满足特定应用的需要或希望。在不脱离本文所描述的构思的范围的情况下，可以使用其它无源电子元件和其它构造。
[0084]本文所描述的实施方式可以允许形成机械稳定性得以提高的结构件。可以通过比较所设计的物理布局与构造期间某点所实现的实际物理结构来确定机械稳定性。如果沟槽的宽度被设计成沿着结构件的侧面基本上是均匀的，并且物理结构中的实际宽度是明显不同的，则结构件不可被视为是机械稳定的。可供选择地，可以通过比较所设计的结构的尺寸与所形成的结构来确定机械稳定性。如果沟槽的宽度被设计成沿着结构件的侧面基本上是均匀的，并且实际物理结构中的实际宽度明显是不均匀的，则结构件可被视为是机械不稳定的。可供选择地，可以通过比较构造期间不同点的实际物理结构的尺寸来确定机械稳定性。如果在沉积或热操作期间沟槽的宽度改变超过10%，则结构件可以被视为是机械不稳定的。可供选择地，如果在后续的沉积或热操作期间结构件变得扭曲、旋转、弯曲或者以其它方式改变形状(其它仅仅因结构件自身的氧化造成的改变)，则可以确定机械稳定性。如果结构件明显改变形状，则结构件可被视为是机械不稳定的。因此，如果结构件不是机械不稳定的，则这样的结构件可被视为是机械稳定的。
[0085]本文所述的实施方式可以利用垂直方向(即，深度)，允许形成表面积相对大的电子元件，而不占用沿着晶粒基板的主表面的这种面积。对于电容器，可以实现相对大的电容，并且电容器可以具有沿着晶粒基板的单侧或相对两侧的电连接。在使基板变薄之前，穿通基板的通孔可以被形成为晶粒制造工艺的一部分。因此，可以形成穿通基板的通孔，而没有在晶粒基板变薄之后如果将形成穿通基板的通孔则可能出现的损害。
[0086]关于何时限定沟槽、形成结构件和何时填充沟槽(被称为沟槽-填充工序)，存在灵活性。在一个实施方式中，可以在工艺流的早些时候，诸如，在形成场隔离区域之前，执行沟槽-填充工序。在另一个实施方式中，可以在形成场隔离区之后和在基板的主表面上方形成任何永久性层或结构之前，例如，在主表面上方形成栅电介质或栅极层之前，执行沟槽-填充工序。在又一个实施方式中，沟槽-填充工序可以在集成电路的互连层之前执行或者作为集成电路的互连层的一部分。在阅读本说明书之后，熟练的技术人员将理解，沟槽-填充工序可以被集成到许多不同应用的工艺流中。
[0087]本文所描述的实施方式还可以有助于允许用机器操纵电子器件。基板相对较厚的区域允许进行正确的机械支承并且抵抗弯曲或任何不希望的形状改变。基板相对较薄的区域允许在沟槽不必差不多深地延伸的情况下形成穿通半导体的通孔。另外，该工艺非常适于已经具有不能再变薄的所希望或需要的厚度的电子器件。通过区域内的局部变薄，允许更容易地形成穿通半导体的通孔。
[0088]许多不同的方面和实施方式是可能的。下面描述了这些方面和实施方式中的一些。在阅读本说明书之后，熟练的技术人员将理解，这些方面和实施方式只是示例性的并且不限制本实用新型的范围。这些实施方式可以依照以下列出的各项中的任一个或多个。
[0089]项1.一种中介体可以包括基板和互连件。基板可以具有第一表面和与第一表面相对的第二表面。互连件可以延伸穿过基板的至少大部分。互连件还可以在与第一表面相邻的第一端子端处具有第一通孔并且在与第二表面相邻的第二端子端处具有第二通孔，其中，第一端子端横向偏离第二端子端。
[0090]项2.根据项I所述的中介体，其中，互连件还包括不同片段，其中，每个不同片段与其它不同片段邻近。
[0091]项3.根据项2所述的中介体，其中，第一通孔只包括一个不同片段并且第二通孔包括不同片段的集合。[0092]项4.根据项3所述的中介体，其中，每个不同片段包括设置在基板内的沟槽内并且与基板分隔开的结构件。所述结构件可以沿着沟槽的深度的至少大部分延伸。在同一高度，结构件和基板包括基本上相同的组分和晶体取向。
[0093]项5.根据项3所述的中介体，还包括被构造为将第一通孔横向连接到第二通孔的不同片段的另一个集合。
[0094]项6.根据项3所述的中介体，其中，从顶视图看，结构件包括中心片段、第一片段、第一中间片段、第二片段和第二中间片段。中心片段可以具有第一端和与第一端相对的第二端。第一中间片段可以具有第一近端和第一远端。第一中间片段可以设置在第一片段的第一近端和中心片段的第一端之间。第二片段可以具有第二近端和第二远端。第二中间片段可以设置在第二片段的第二近端和中心片段的第二端之间。
[0095]项7.根据项I所述的中介体，还包括额外的互连件，其中，从顶视图看，互连件是交错的。
[0096]项8.根据项I所述的中介体，其中，第一导电结构包括凸块或焊料球，并且第二导电结构包括导电塞或另一个互连件。
[0097]项9.根据项I所述的中介体，其中，基板包括具有第一厚度的第一区域和具有第
二厚度的第二区域，第二厚度与第一厚度不同。
[0098]项10.—种电子器件可以包括晶粒基板、第一结构件、第一导电结构和第二导电结构，其中，电子器件包括η轴向馈通，其中，η是至少2的整数，并且η轴向馈通包括第一导电结构和第二导电结构。晶粒基板可以限定第一沟槽和与第一沟槽分隔开的第二沟槽，其中，第一沟槽和第二沟槽中的每个具有基本上完全延伸穿过晶粒基板的深度。第一结构件可以设置在第一沟槽内并且沿着第一沟槽的深度的至少大部分延伸。第一导电结构可以设置在第一沟槽内，其中，第一导电结构设置在第一结构件和晶粒基板之间。第二导电结构可以设置在第二沟槽内并且环绕第一导电结构，其中，第二导电结构沿着第一沟槽的深度的至少大部分延伸。
[0099]项11.根据项10所述的电子器件，其中，在同一高度，第一结构件和晶粒基板包括基本上相同的组分和晶体取向。
[0100]项12.根据项10所述的电子器件，其中，特定第一结构件和晶粒基板中的每个具有向外延伸的空间补偿元件。
[0101]项13.根据项12所述的电子器件，其中，特定第一结构件的向外延伸的空间补偿元件的数量取决于特定第一结构件在第一沟槽内的位置。
[0102]项14.根据项13所述的电子器件，其中，位置更靠近晶粒基板的特定第一结构件具有一个向外延伸的空间补偿元件，并且位置更远离晶粒基板的另一个特定第一结构件具有两个向外延伸的空间补偿元件。
[0103]项15.根据项12所述的电子器件，其中，向外延伸的空间补偿元件被构造用于相比于在没有向外延伸的空间补偿元件的情况下的特定第一结构件和第一沟槽，使第一沟槽和特定第一结构件之间的距离以及特定第一结构件之间的距离更一致。
[0104]项16.—种形成电子器件的工艺可以包括:提供晶粒基板，所述晶粒基板具有第一表面和与第一表面相对的第二表面；沿着第一表面蚀刻晶粒基板以限定沟槽；在沟槽内形成通孔；沿着第二表面去除晶粒基板的一部分，以限定晶粒基板的第一区域；形成第一导电结构，所述第一导电结构与第一区域相邻并且电连接到通孔；以及形成第二导电结构，所述第二导电结构与第二区域相邻并且电连接到通孔。所去除的晶粒基板的厚度是在去除这部分之前第一区域内的晶粒基板的厚度的至少大约1.1%。第一导电结构具有位于比晶粒基板的第二区域高的高度的最上面的点，其中，去除晶粒基板的一部分没有明显去除第二区域内的晶粒基板。
[0105]项17.根据项16所述的工艺，其中，使用各向同性蚀刻来去除晶粒基板的一部分。
[0106]项18.根据项17所述的工艺，其中，蚀刻所述晶粒基板，使得沟槽具有与将形成第一导电结构的地方相邻的第一宽度和与将形成第二导电结构的地方相邻的第二宽度。
[0107]项19.根据项18所述的工艺，还包括沿着所述晶粒基板的第二侧在晶粒基板内至少部分形成电子元件。所述工艺还包括形成与电子元件电连接的互连件，其中，互连件与第二导电结构分隔开并且由与第二导电结构相同的互连层形成。
[0108]项20.根据项16所述的工艺，其中，形成第一导电结构包括形成导电层并且形成焊料层。
[0109]在第一方面，电子器件可以包括具有第一区域和第二区域的基板，第一区域具有第一厚度，第二区域具有与第一厚度不同的第二厚度。电子器件还可以包括通孔，通孔在第一区域内并且延伸穿过第一厚度的至少大部分。电子器件还可以包括与第一区域相邻并且电连接到通孔的第一导电结构，其中，第一厚度和第一导电结构的厚度的组合厚度比第二厚度厚。
[0110]在第一方面的实施方式中，电子器件还包括与通孔电连接的第二导电结构，其中，第二导电结构与基板的一个表面相邻，这个表面与基板与第一导电结构相邻的另一个表面相对。在特定实施方式中，第一导电结构包括凸块或焊料球，并且第二导电结构包括导电塞或互连件。在另一个特定实施方式中，从剖视图看，第一导电结构横向偏离第二导电结构，使得在与基板的另一个表面基本上垂直的方向上，第一导电结构不直接位于第二导电结构上方，或者第二导电结构不直接位于第一导电结构上方。在更特定的实施方式中，从顶视图看，通孔包括通孔直接在第一导电结构和第二导电结构上方或者直接在第一导电结构和第二导电结构下方的各部分之间的一系列不同片段。
[0111]在第一方面的另一个实施方式中，第一区域内的基板的厚度与第二区域内的基板的另一厚度的百分比不大于大约99%。在又一个实施方式中，第一厚度小于第二厚度。在特定实施方式中，第一厚度至少为大约50微米，并且第二厚度不大于大约200微米。在再一个实施方式中，基板含有半导体材料。在另一个实施方式中，基板包括主体和与主体分隔开的剩余部分，其中，剩余部分被包含在通孔内。
[0112]在第二方面，一种形成电子器件的工艺可以包括:提供基板，所述基板具有第一表面和与第一表面相对的第二表面；沿着第一表面蚀刻基板以限定沟槽；以及在沟槽内形成通孔。所述工艺还可以包括沿着第二表面去除基板的一部分，以限定基板的第一区域，其中，所去除的基板的厚度是在去除这部分之前第一区域内的基板的厚度的至少大约1.1%。所述工艺还可以包括:形成第一导电结构，所述第一导电结构与第一区域相邻并且电连接到通孔，其中，第一导电结构具有位于比基板的第二区域高的高度的最上面的点，其中，去除基板的一部分没有明显去除第二区域内的基板。
[0113]在第二方面的实施方式中，使用各向同性蚀刻去除基板的一部分。在另一个实施方式中，形成第一导电结构包括形成导电层和形成焊料层。在又一个实施方式中，所述工艺还包括在将第一导电结构附接到封装基板之前流动焊料层。在再一个实施方式中，所述工艺还包括形成第二导电结构，第二导电结构与第二表面相邻并且电连接到通孔。在特定实施方式中，蚀刻基板，使得沟槽具有与将形成第一导电结构的地方相邻的第一宽度和与将形成第二导电结构的地方相邻的第二宽度。在另一个特定实施方式中，所述工艺还包括沿着基板的第二侧在基板内至少部分形成电子元件。在更特定的实施方式中，所述工艺还包括形成与电子元件电连接的互连件，其中，互连件与第二导电结构分隔开并且由与第二导电结构相同的互连层形成。
[0114]在第三方面，中介体可以包括具有第一表面和与第一表面相对的第二表面的基板，其中，基板包括具有第一厚度的第一区域、具有比第一厚度厚的第二厚度的第二区域，并且基板具有沿着第一表面和第二表面之间的中心平面的中心高度。中介体还可以包括:通孔，在第一区域内并且延伸穿过第一厚度的至少大部分；以及第一导电结构，沿着第一表面并且电连接到通孔，其中，导电结构被暴露的表面位于从中心平面开始测得的第一高度，第二表面位于从中心平面开始测得的第二高度，并且第一高度比第二高度大。中介体还可以再包括沿着第二表面并且电连接到通孔的第二导电结构。
[0115]在第三方面的实施方式中，中介体不包括电子元件，第一厚度在第二厚度的大约50%至大约90%的范围内，第一导电结构包括凸块或焊料球并且具有至少大约5微米的厚度，并且第二导电结构具有小于大约3微米的厚度。
[0116]注意的是，并不需要总体描述或示例上述所有动作，可能不需要特定动作的一部分，并且除了所描述的动作之外，还可以执行一个或多个另外的动作。进一步地，动作的列出次序不一定是执行它们的次序。
[0117]还可以在单个实施方式中组合地提供在单独实施方式的上下文中出于清晰起见在本文中描述的某些结构件。相反，还可以单独地或者以任意子组合形式提供在单个实施方式的上下文中为了简明起见描述的各种结构件。另外，引用范围中所述的值包括该范围内的每一个值。
[0118]以上已经针对特定实施方式描述了益处、其它优点和解决问题的方案。然而，可能造成出现任何益处、优点或解决方案或者使任何益处、优点或解决方案变得更显著的益处、优点、解决问题的方案和任何特征将不被理解为任意或全部权利要求书的决定性的、需要的或必要的特征。
[0119]本文所描述的实施方式的说明和图示旨在提供对各种实施方式的结构的总体理解。说明和图示不旨在用作对使用本文所描述的结构或方法的装置和系统的所有元件和特征进行详尽且全面的描述。单独的实施方式还可以在单个实施方式中组合地提供，并且相反地，还可以单独地或者以任意子组合形式提供在单个实施方式的上下文中为了简明起见描述的各种特征。另外，引用范围中所述的值包括该范围内的每一个值。对于熟练的技术人员，唯有在阅读本说明书之后才可以清楚许多其它实施方式。可以使用其它实施方式并且其它实施方式是从本公开推导出的，使得可以在不脱离本公开的范围下进行结构上的替代、逻辑上的替代或其它改变。因此，本公开将被视为是示例性的而非限制性的。
【权利要求】
1.一种中介体，其特征在于，所述中介体包括: 基板，所述基板具有第一表面和与所述第一表面相对的第二表面； 互连件，所述互连件延伸穿过所述基板的至少大部分，其中，所述互连件在与所述第一表面相邻的第一端子端处具有第一通孔并且在与所述第二表面相邻的第二端子端处具有第二通孔，其中，所述第一端子端横向偏离所述第二端子端。
2.根据权利要求1所述的中介体，其特征在于，所述互连件还包括不同片段，其中，每个不同片段与其它不同片段邻近。
3.根据权利要求2所述的中介体，其特征在于，所述第一通孔只包括一个不同片段并且所述第二通孔包括不同片段的集合。
4.根据权利要求3所述的中介体，其特征在于，每个不同片段包括设置在所述基板内的沟槽内并且与所述基板分隔开的结构件，其中: 所述结构件沿着所述沟槽的深度的至少大部分延伸；以及 在同一高度，所述结构件和所述基板包括基本上相同的组分和晶体取向。
5.根据权利要求3所述的中介体，其特征在于，所述中介体还包括:被构造用于将所述第一通孔横向连接到所述第二通孔的不同片段的另一个集合。
6.根据权利要求1所述的中介体，其特征在于，所述中介体还包括额外的互连件，其中，所述互连件是交错的。
7.根据权利要求1所述的中介体，其特征在于，所述基板包括具有第一厚度的第一区域和具有第二厚度的第二区域，所述第二厚度与所述第一厚度不同。
8.一种电子器件，其特征在于，所述电子器件包括: 晶粒基板，所述晶粒基板限定第一沟槽和与所述第一沟槽分隔开的第二沟槽，其中，所述第一沟槽和所述第二沟槽中的每个具有基本上完全延伸穿过所述晶粒基板的深度； 第一结构件，所述第一结构件设置在所述第一沟槽内并且沿着所述第一沟槽的深度的至少大部分延伸； 第一导电结构，所述第一导电结构设置在所述第一沟槽内，其中，所述第一导电结构设置在所述第一结构件和所述晶粒基板之间；以及 第二导电结构，所述第二导电结构设置在所述第二沟槽内并且环绕所述第一导电结构，其中，所述第二导电结构沿着所述第一沟槽的深度的至少大部分延伸， 其中，所述电子器件包括η轴向馈通，其中，η是至少2的整数，并且所述η轴向馈通包括所述第一导电结构和所述第二导电结构。
9.根据权利要求8所述的电子器件，其特征在于，在同一高度，所述第一结构件和所述晶粒基板包括基本上相同的组分和晶体取向。
10.根据权利要求9所述的电子器件，其特征在于， 每个特定第一结构件具有向外延伸的空间补偿元件；以及 所述特定第一结构件的向外延伸的空间补偿元件的数量取决于所述特定第一结构件在所述第一沟槽内的位置。
【文档编号】H01L23/48GK203588998SQ201320569645
【公开日】2014年5月7日 申请日期:2013年9月13日 优先权日:2012年9月13日
【发明者】G·M·格利瓦纳 申请人:半导体元件工业有限责任公司