测试结构的制作方法
【专利摘要】本实用新型提出了一种测试结构，包括多个环形多晶硅，形成于环形多晶硅环内的多个独立通孔连线和多个公用通孔连线，不同的独立通孔连线以及公用通孔连线均具有不同尺寸。测试结构中包括不同尺寸的独立通孔连线和公用通孔，由于独立通孔连线和公用通孔的尺寸均不相同，致使独立通孔连线和公用通孔到环形多晶硅的间距也不同，从而能够监测不同尺寸的独立通孔连线和公用通孔到环形多晶硅之间是否存在漏电现象。
【专利说明】测试结构
【技术领域】
[0001]本实用新型涉及半导体制造领域，尤其涉及一种测试结构。
【背景技术】
[0002]在半导体芯片制造完成后，通常需要对半导体芯片进行相应的性能测试，了解生产工艺中存在的问题，并针对性的对生产工艺进行优化。
[0003]现有技术中，半导体芯片制造完成后会出现异常情况。当对半导体芯片进行内建自测试(Built In Self Test，BIST)时，半导体芯片测试得到的结果经常会出现异常，而测试异常通常是使用同一批光罩生产出来的半导体芯片。
[0004]然而，上述问题无法在晶圆可接受测试(WAT)中显现出，也无法在在生产过程中靠缺陷检测等检测出，只能在半导体芯片制作完成后对其进行性能检测时才能发现，此时问题发现已经十分滞后，不利于批量生产。
实用新型内容
[0005]本实用新型的目的在于提供一种测试结构，能够快速检测出半导体芯片是否存在异常，节约检测时间，提高工作效率。
[0006]为了实现上述目的，本实用新型提出了一种测试结构，所述测试结构包括:多个环形多晶硅，形成于环形多晶硅环内的多个独立通孔连线和多个公用通孔连线，其中，不同的独立通孔连线以及公用通孔连线均具有不同尺寸。
[0007]进一步的，所述独立通孔连线的尺寸OTtl范围是σ i?⑶# σ i，其中，CD1为工艺规定独立通孔连线的尺寸，σ i为实际生产中所有独立通孔连线尺寸OT1的均方差。
[0008]进一步的，所述独立通孔连线按照尺寸ratl从小到大排列。
[0009]进一步的，所述公用通孔连线的尺寸CDt2范围是CD2-3 O 2?CD2+3 σ 2，其中，CD2为工艺规定公用通孔连线的尺寸，σ 2为实际生产中所有公用通孔连线尺寸CD2的均方差。
[0010]进一步的，所述公用通孔连线按照尺寸rat2从小到大排列。
[0011]进一步的，所述环形多晶硅为方环形多晶硅。
[0012]进一步的，所述环形多晶硅的个数为2?8个。
[0013]进一步的，所述测试结构内形成有介质层进行隔离。
[0014]与现有技术相比，本实用新型的有益效果主要体现在:测试结构中包括不同尺寸的独立通孔连线和公用通孔，由于独立通孔连线和公用通孔的尺寸均不相同，致使独立通孔连线和公用通孔到环形多晶硅的间距也不同，从而能够监测不同尺寸的独立通孔连线和公用通孔到环形多晶硅之间是否存在漏电现象。
【专利附图】
【附图说明】
[0015]图1为半导体器件的结构剖视图；
[0016]图2为本实用新型实施例一中的测试结构的俯视图；[0017]图3为本实用新型实施例二中的测试结构的俯视图。
【具体实施方式】
[0018]下面将结合示意图对本实用新型的测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0019]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0020]在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0021]请参考图1，正如【背景技术】所提及的，在现有技术中半导体芯片制造完成后会出现异常情况，经过发明人的研究发现，导致异常情况发生的原因是由于形成于半导体衬底10上的多晶硅20和独立通孔连线31以及和公用通孔连线32之间的间距变化，同时，由于独立通孔连线31和公用通孔连线32与所述多晶硅20之间的对准发生了偏差导致它们之间的间距发生了变化导致出现漏电现象，从而使形成的半导体芯片存在异常。
[0022]具体的，所述独立通孔连线31应位于两个多晶硅20中点处，即所述独立通孔连线31到所述多晶硅20的间距SI固定，所述公用通孔连线32到附近的多晶硅20的间距S2也应固定，然而，由于工艺存在偏差，使形成的独立通孔连线31和公用通孔连线32的尺寸存在一定的偏差，进而导致SI和S2发生变化，甚至使所述独立通孔连线31和公用通孔连线32与所述多晶硅20之间存在漏电，这类问题随着半导体特征尺寸的持续缩减而更加显著。而现有技术中，只能单独检测独立通孔连线31与所述公用通孔连线32和所述多晶硅20之间的对准是否出现问题，或者只能单独检测独立通孔连线31和所述公用通孔连线32的尺寸是否出现问题，并没有一种测试结构能够全部检测出此类问题。
[0023]有鉴于此，在本实施例中提出了一种测试结构，能够监测不同尺寸的独立通孔连线和公用通孔连线与多晶硅之间是否存在漏电的现象。
[0024]实施例一
[0025]请参考图2，在本实施例中提出的测试结构包括多个环形多晶硅40，形成于环形多晶硅环40内的多个独立通孔连线31和多个公用通孔连线32，其中，不同的独立通孔连线31以及公用通孔连线32均具有不同尺寸。
[0026]在本实施例中，所述独立通孔连线31的尺寸OTtl范围是OT1I σ ι?OTi+3 σ i，其中，OT1为工艺规定独立通孔连线31的尺寸，σ i为实际生产中所有独立通孔连线31尺寸OT1的均方差，所述独立通孔连线31按照尺寸OTtl从小到大排列，如图2所示采用由小到大顺时针排列，或者采用逆时针排列。
[0027]在本实施例中，所述公用通孔连线32的尺寸OTt2范围是ra2-3 O 2?ra2+3 σ 2，其中，OT2为工艺规定公用通孔连线32的尺寸，O 2为实际生产中所有公用通孔连线32尺寸OT2的均方差，相同的，所述公用通孔连线32按照尺寸OTt2从小到大排列，如图2所示。
[0028]正如上文所述，由于所述独立通孔连线31的尺寸OTtl不同，使所述独立通孔连线31到所述环形多晶硅40的间距SI也不相同，所述公用通孔连线32的尺寸OTt2不同，使所述公用通孔连线32到所述环形多晶硅40的间距S2也不相同，从而能够监测出不同间距SI和S2能否引起漏电现象。
[0029]在本实施例中，所述环形多晶硅40为方环形多晶硅组成，所述环形多晶硅40的个数为2?8个，本实施例中仅示意出4个，如图2所示，在其中两个环形多晶硅40内分别放4个独立通孔连线31，在另外两个环形多晶硅40内分别放3个公共通孔连线32。
[0030]实施例二
[0031]在本实施例中，提出的测试结构总体构思与实施例一相同，区别在与所述环形多晶硅40为较大的两个，如图3所示，这样将所述独立通孔连线31按照尺寸的由小到大顺序排列在所述环形多晶硅40内，由于所述环形多晶硅40较大，因此可以排列较多的独立通孔连线31，同时，所述公共通孔连线32可以分别放置在所述环形多晶硅40的四个角。由于所述独立通孔连线31的个数较多，因此采用本实施例提出的测试结构能够提高测试的精准度。
[0032]同时，本实施例提出的测试结构还能够检测出独立通孔连线31是否会出现断裂的现象，这是因为所述独立通孔连线31的尺寸范围较广。
[0033]在使用本实施例提出的测试结构之后，若发现存在漏电，则可以连接出两条单独的金属互连线，分别对所述独立通孔连线31和公用通孔连线32进行检测，以判断哪种通孔连线出现了问题，便于进行相应的问题解决。
[0034]综上，在本实用新型实施例提供的测试结构中，测试结构中包括不同尺寸的独立通孔连线和公用通孔，由于独立通孔连线和公用通孔的尺寸均不相同，致使独立通孔连线和公用通孔到环形多晶硅的间距也不同，从而能够监测不同尺寸的独立通孔连线和公用通孔到环形多晶硅之间是否存在漏电现象。
[0035]上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
【权利要求】
1.一种测试结构，其特征在于，所述测试结构包括:多个环形多晶硅，形成于环形多晶硅环内的多个独立通孔连线和多个公用通孔连线，其中，不同的独立通孔连线以及公用通孔连线均具有不同尺寸。
2.如权利要求1所述的测试结构，其特征在于，所述独立通孔连线的尺寸CDtl范围是 OI?roi+3 σ i，其中，CD1为工艺规定独立通孔连线的尺寸，O ι为实际生产中所有独立通孔连线尺寸OT1的均方差。
3.如权利要求2所述的测试结构，其特征在于，所述独立通孔连线按照尺寸CDtl从小到大排列。
4.如权利要求1所述的测试结构，其特征在于，所述公用通孔连线的尺寸CDt2范围是ra2-3 O 2?ro2+3 σ 2，其中，ro2为工艺规定公用通孔连线的尺寸，σ 2为实际生产中所有公用通孔连线尺寸OT2的均方差。
5.如权利要求4所述的测试结构，其特征在于，所述公用通孔连线按照尺寸CDt2从小到大排列。
6.如权利要求1所述的测试结构，其特征在于，所述环形多晶硅为方环形多晶硅。
7.如权利要求6所述的测试结构，其特征在于，所述环形多晶硅的个数为2?8个。
8.如权利要求1所述的测试结构，其特征在于，所述测试结构内形成有介质层进行隔离。
【文档编号】H01L23/544GK203644760SQ201320878955
【公开日】2014年6月11日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】王喆 申请人:中芯国际集成电路制造(北京)有限公司