低反向漏电流的单向瞬态电压抑制芯片的制作方法
【专利摘要】本发明公开一种低反向漏电流的单向瞬态电压抑制芯片，包括具有重掺杂P型区和重掺杂N型区的P型单晶硅片，此绝缘钝化保护层内侧延伸至重掺杂N型区上表面的边缘区域，重掺杂N型区的中央区域覆盖作为负极的第一金属层，重掺杂P型区下表面覆盖作为阳极的第二金属层；所述重掺杂P型区与重掺杂N型区接触的上部区域且靠位于重掺杂P型区边缘的四周区域具有轻掺杂N型区，此轻掺杂N型区的上表面与重掺杂N型区的下表面接触，此轻掺杂N型区的外侧面与沟槽接触。本发明单向瞬态电压抑制芯片在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
【专利说明】低反向漏电流的单向瞬态电压抑制芯片
【技术领域】
[0001 ] 本发明涉及一种单向瞬态电压抑制芯片，具体涉及一种低反向漏电流的单向瞬态电压抑制芯片。
【背景技术】
[0002]瞬态电压抑制二极管TVS可确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3?1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。
[0003]现有的TVS的击穿电压在6V到600V之间。一般采用单晶硅中扩散受主、施主杂质，通过调整单晶硅电阻率控制产品的击穿电压，并以台面玻璃钝化工艺达到需要电特性。
[0004]正常情况下TVS在电路中处于待机状态，只有在较低的反向漏电流条件下，才能减少器件功耗。通常在TVS两端施加反向电压VR可测试反向漏电流。反向漏电流基本上取决于二极管的击穿模式，当击穿电压>10V时，击穿模式为雪崩击穿，该模式下反向漏电流较小，约在IuA以下。当击穿电压〈10V时，随着电压的减小，所用单晶的掺杂浓度提高，击穿模式由雪崩击穿逐步转变为隧道击穿。对普通的台面玻璃钝化工艺来说，低压TVS反向漏电流会增加几个数量级，一般接近1mA。相应的，其功耗也会增加几个数量级，该功耗会增加器件的局部温升，导致电路不稳定，严重影响器件工作的稳定性和寿命。
【发明内容】
[0005]本发明提供一种低反向漏电流的单向瞬态电压抑制芯片，该单向瞬态电压抑制芯片低压TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
[0006]为达到上述目的，本发明采用的技术方案是:一种低反向漏电流的单向瞬态电压抑制芯片，包括表面具有重掺杂N型区的重掺杂P型单晶硅片，此重掺杂N型区与重掺杂P型单晶硅片接触，重掺杂N型区四周具有沟槽，此沟槽位于重掺杂P型单晶硅片和重掺杂N型区四周并延伸至重掺杂P型单晶硅片的中部；所述沟槽的表面覆盖有绝缘钝化保护层，此绝缘钝化保护层由沟槽底部延伸至重掺杂N型区表面的边缘区域，重掺杂N型区的表面覆盖作为电极的第一金属层，重掺杂P型区表面覆盖作为另一个电极的第二金属层；其特征在于:所述重掺杂P型单晶硅片与重掺杂N型区接触的上部区域且位于边缘的四周区域具有轻掺杂N型区，此轻掺杂N型区的上表面与重掺杂N型区的接触，此轻掺杂N型区的外侧面与沟槽接触。
[0007]上述技术方案中进一步改进的方案如下:
1.上述方案中，所述轻掺杂N型区与重掺杂P型单晶硅片的接触面为弧形面。[0008]2.上述方案中，所述轻掺杂N型区的浓度扩散结深大于重掺杂N型区的浓度扩散结深，比值为1.5?2:1。
[0009]由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果:
本发明低反向漏电流的单向瞬态电压抑制芯片，其包括具有重掺杂P型区和重掺杂N型区的P型单晶硅片，重掺杂P型区与重掺杂N型区接触的上部区域且靠位于重掺杂P型区边缘的四周区域具有轻掺杂N型区，此轻掺杂N型区的上表面与重掺杂N型区的下表面接触，此轻掺杂N型区的外侧面与沟槽接触，在低压(IOV以下)TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
【专利附图】
【附图说明】
[0010]附图1为现有瞬态电压抑制芯片结构示意图；
附图2为本发明低反向漏电流的单向瞬态电压抑制芯片结构示意图。
[0011]以上附图中:1、重掺杂P型单晶硅片；2、重掺杂N型区；3、轻掺杂N型区；4、沟槽；
5、绝缘钝化保护层；6、第一金属层；7、第二金属层。
【具体实施方式】
[0012]下面结合附图及实施例对本发明作进一步描述:
实施例:一种低反向漏电流的单向瞬态电压抑制芯片，包括表面具有重掺杂N型区2的重掺杂P型单晶硅片1，此重掺杂N型区2与重掺杂P型单晶硅片I接触，重掺杂N型区2四周具有沟槽4，此沟槽4位于重掺杂P型单晶硅片I和重掺杂N型区2四周并延伸至重掺杂P型单晶硅片I的中部；所述沟槽4的表面覆盖有绝缘钝化保护层5，此绝缘钝化保护层5由沟槽4底部延伸至重掺杂N型区2表面的边缘区域，重掺杂N型区2的表面覆盖作为电极的第一金属层6，重掺杂P型区I表面覆盖作为另一个电极的第二金属层7 ;其特征在于:所述重掺杂P型单晶硅片I与重掺杂N型区2接触的上部区域且位于边缘的四周区域具有轻掺杂N型区3，此轻掺杂N型区3的上表面与重掺杂N型区2的接触，此轻掺杂N型区3的外侧面与沟槽4接触。
[0013]上述轻掺杂N型区3与重掺杂P型单晶硅片I的接触面为弧形面。
[0014]上述轻掺杂N型区8的浓度扩散结深大于重掺杂N型区2的浓度扩散结深，比值为 1.5?2:1。
[0015]选用高掺杂P型单晶，以获得更低的击穿电压。采用较低浓度的磷源在晶片不同区域选择性扩散，形成低浓度扩散区，磷源掺杂浓度在IO19?102°数量级，扩散温度在1000?1200°C，该区域与芯片尺寸相关。再在晶片同侧扩散高浓度磷源，形成高浓度扩散区，磷源掺杂浓度在IO21数量级，扩散温度在1240?1260°C。两步扩散通过时间控制，使得低浓度扩散结深大于高浓度扩散结深，比值约为1.5?2。第二步进行台面造型，沿低浓度扩散区进行腐蚀，并通过设计保证侧向腐蚀宽度小于低浓度扩散区宽度。腐蚀深度大于低浓度扩散结深。第三步通过清洗去除晶片表面颗粒、金属离子、有机物等。第四步进行表面钝化，采用低压气相沉积、湿氧方法在晶片表面形成之谜的钝化层。最后在晶片表面进行常规的金属化。最终沿腐蚀槽中心切割。[0016]通过控制同一芯片的不同区域结深，且结深不同区域的掺杂浓度不同，使得这些区域在工作中具有不同的击穿场强，在表面区域是低浓度扩散PN结，该区域击穿场强最小，因此漏电流大幅度可减小，在芯片体内是高浓度扩散结，该结基本为一个平面，可确保芯片要求的击穿电压；2、通过采用多晶硅钝化+氧化工艺，该工艺制作的低压TVS 二极管的漏电流比用正常工艺制作的低压二极管的漏电流地一个数量级。在此工艺条件下，反向漏电流可以控制在0.2mA以下，下降幅度可达60%。
[0017]上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
【权利要求】
1.一种低反向漏电流的单向瞬态电压抑制芯片，包括表面具有重掺杂N型区(2)的重掺杂P型单晶硅片(1 )，此重掺杂N型区(2)与重掺杂P型单晶硅片(1)接触，重掺杂N型区(2)四周具有沟槽(4)，此沟槽(4)位于重掺杂P型单晶硅片(1)和重掺杂N型区(2)四周并延伸至重掺杂P型单晶硅片(1)的中部；所述沟槽(4)的表面覆盖有绝缘钝化保护层(5)，此绝缘钝化保护层(5)由沟槽(4)底部延伸至重掺杂N型区(2)表面的边缘区域，重掺杂N型区(2)的表面覆盖作为电极的第一金属层(6)，重掺杂P型区(1)表面覆盖作为另一个电极的第二金属层(7);其特征在于:所述重掺杂P型单晶硅片(1)与重掺杂N型区(2)接触的上部区域且位于边缘的四周区域具有轻掺杂N型区(3)，此轻掺杂N型区(3)的上表面与重掺杂N型区(2)的接触，此轻掺杂N型区(3)的外侧面与沟槽(4)接触。
2.根据权利要求1所述的单向瞬态电压抑制芯片，其特征在于:所述轻掺杂N型区(3)与重掺杂P型单晶硅片(1)的接触面为弧形面。
3.根据权利要求1或2所述的单向瞬态电压抑制芯片，其特征在于:所述轻掺杂N型区(3)的浓度扩散结深大于重掺杂N型区(2)的浓度扩散结深，比值为1.5^2:1。
【文档编号】H01L29/861GK103972273SQ201410158278
【公开日】2014年8月6日 申请日期:2014年4月18日 优先权日:2014年4月18日
【发明者】管国栋, 孙玉华 申请人:苏州固锝电子股份有限公司