一种具有抗单粒子烧毁能力的功率mos器件的制作方法
【专利摘要】本发明涉及功率半导体器件【技术领域】，尤其涉及一种具有抗单粒子烧毁能力的功率MOS器件。本发明提出的抗单粒子烧毁的功率MOS器件中，通过位于重掺杂N型源区正下方的二氧化硅介质层，避开了器件正常工作时的电流通路，因此不影响器件的导通电阻，同时二氧化硅作为绝缘介质层在P型半导体基区内也不影响器件的击穿电压。本发明的有益效果为，极大地减小了高能粒子轰击产生的瞬时电流峰值；有效降低了辐照电流；在高电流密度时Pbody区中产生的横向电压由于二氧化硅介质层的隔离不会使寄生双极晶体管开启，防止形成电流正反馈效应而烧毁器件。本发明尤其适用于功率MOS器件。
【专利说明】一种具有抗单粒子烧毁能力的功率MOS器件
【技术领域】
[0001]本发明涉及功率半导体器件【技术领域】，尤其涉及一种具有抗单粒子烧毁能力的功率MOS器件。
【背景技术】
[0002]电力电子系统是空间电子系统和核电子系统的心脏，功率电子技术是所有电力电子系统的基础。VDMOS是功率电子系统的重要元器件，它为电子设备提供所需形式的电源和为电机设备提供驱动。几乎一切电子设备和电机设备都需要用到功率VDMOS器件。VDMOS器件具有不能被横向导电器件所替代的优良性能，包括高耐压、低导通电阻、大功率、可靠性等。
[0003]随着航空航天技术和核技术的快速发展，越来越多的电子设备要在各种辐射环境中应用。这些辐射环境概括起来可分为空间辐射环境和人为辐射环境两大类。空间辐射环境主要来自宇宙射线、太阳耀斑辐射、围绕地球的内外范艾伦辐射带，此外还有太阳风、极光、太阳X射线以及频谱范围较宽的电磁辐射，主要由高能质子、高能电子、X射线等组成。人为辐射环境主要来自核电站、核反应堆、加速器、核武器爆炸等产生的辐射，主要由α射线、β射线、中子、Y射线、X射线、核电磁脉冲等组成。目前微电子器件是组成电子设备的基本单元，乃至是核心组成部分，而半导体和微电子器件对这些辐射非常敏感，辐射作用于电子设备，对其性能和功能会产生不同程度的影响，甚至使其失效。
[0004]一般来说，空间辐射环境对电子元器件功能和性能的影响表现为三种基本辐射效应:1总剂量效应是由于辐射离子与器件材料发生作用，产生电荷和电荷中心，影响器件；2单粒子效应是单个粒子穿过器件时，在其轨迹上所产生的高密度电荷对器件的影响；3位移损伤效应是由于粒子的作用，使材料结构或晶体点阵中的原子产生位移，脱离其正常位置，形成缺陷中心，以及与材料作用产生的声子所激发的二次电子，从而影响器件性能。
[0005]在空间辐射环境中，当高能粒子入射VDMOS器件时，会产生电子阻止和核阻止。核阻止造成被辐照材料的晶格损伤，而电子阻止造成被辐照材料的组成原子电离，产生具有数百兆电子伏特或更高能量的次级电子，并且沿次级电子的径迹又可产生大量的电子空穴对，在漂移电场和载流子扩散的双重作用下，这些电子空穴对中的空穴向源极运动，电子向漏极运动，形成瞬发电流，如果过该电流足够大，会使VDMOS器件N+源区下方的Pbody区产生超过0.7V左右的横向电压降是寄生的双极晶体管开启并使其工作于放大状态，如果漏源电压达到寄生双极晶体管的击穿电压BV.，则寄生双极晶体管的集电极将发生雪崩倍增效应，电流急剧增大，形成正反馈，最终导致VDMOS的烧毁。因而减小VDMOS器件N+源区下方的电阻，即增大Pbody区浓度是提高器件抗单粒子烧毁的有效方法。传统结构如图1所示，考虑对器件阈值的影响，Pbody区浓度不能太大，对减小VDMOS器件N+源区下方的电阻无明显作用，传统结构基本不具备抗单粒子烧毁能力。对于有P+注入的结构，如图2所示，特别加入P+注入就是为减小VDMOS器件N+源区下方的电阻，但这需要额外增加一张掩膜板，增加了成本，且需小心控制推结温度和时间，以防影响沟道区的掺杂浓度而导致阈值电压的漂移。
【发明内容】
[0006]本发明的目的，就是针对上述传统器件结构存在的问题，提出一种既不额外增加掩膜板增加成本，也不会影响器件电学性能，且能消除VDMOS器件N+源区下方的电阻，提高VDMOS器件抗单粒子烧毁能力的功率MOS器件。
[0007]本发明的技术方案是，一种具有抗单粒子烧毁能力的功率MOS器件，包括N型衬底
2、位于N型衬底2上层的N型外延层3 ;所述N型衬底下表面设置有金属化漏极I ;所述N型外延层3上层的两侧分别设置有P型基区4 ;所述P型基区4中设置有相互独立的N型源区5和P型体区6 ;所述N型源区5与N型外延层3之间的P型基区4上表面、P型基区4之间的N型外延层3上表面设置有栅氧化层7 ;栅氧化层7上表面设置有多晶硅栅极8 ；两端的P型体区6上表面通过金属化源极10连接；金属化源极10与多晶硅栅极8之间设置有场氧化层9 ;其特征在于，所述N型源区5下表面设置有二氧化硅介质层12。
[0008]具体的，所述二氧化硅介质层12位于N型源区5和P型体区6下表面并与金属化源极10连接。
[0009]本发明的有益效果为，高能粒子在二氧化硅介质中激发出的电子空穴对数目远低于在硅中激发出的电子空穴对数目，这就极大地减小了高能粒子轰击产生的瞬时电流峰值；二氧化硅介质层为辐照产生的电子空穴对提供了更大的复合几率，有效降低了辐照电流；二氧化硅介质层的引入消除了 VDMOS器件中寄生双极晶体管的影响，在高电流密度时Pbody区中产生的横向电压由于二氧化硅介质层的隔离不会使寄生双极晶体管开启，防止形成电流正反馈效应而烧毁器件。
【专利附图】
【附图说明】
[0010]图1是传统VDMOS器件的结构示意图。
[0011]图2是有P+(或N+)注入的VDMOS器件结构示意图；
[0012]图3是实施例1的结构示意图；
[0013]图4是实施例2的结构示意图；
[0014]图5是击穿电压均为100V级的传统VDMOS器件、有P+(或N+)注入的VDMOS器件和实施例1的功率MOS器件的寄生双极晶体管开启点、二次击穿点的仿真结果图。
【具体实施方式】
[0015]下面结合附图对本发明的【具体实施方式】进行描述
[0016]本发明提出的抗单粒子烧毁的功率MOS器件中，通过位于重掺杂N型源区正下方的二氧化硅介质层，避开了器件正常工作时的电流通路，因此不影响器件的导通电阻，同时二氧化硅作为绝缘介质层在P型半导体基区内也不影响器件的击穿电压。
[0017]如图1所示，是传统VDMOS器件的结构示意图。包括金属化漏极1、重掺杂N(或P)型衬底2、轻掺杂外延N-(或P-)层3、P (或N)型半导体基区4、重掺杂N (或P)型源区
5、重掺杂P(或N)型体区6、栅氧化层7、多晶硅栅极8、金属化源极10、多晶硅栅极8与金属化源极10之间的场氧化层9。传统的VDMOS器件并不具备抗单粒子烧毁的能力。
[0018]如图2所示，是有P+(或N+)注入的VDMOS器件结构示意图。包括金属化漏极1、重掺杂N(或P)型衬底2、轻掺杂外延N-(或P-)层3、P (或N)型半导体基区4、重掺杂N(或P)型源区5、重掺杂P (或N)型体区6、栅氧化层7、多晶硅栅极8、金属化源极10、多晶硅栅极8与金属化源极10之间的场氧化层9，位于P (或N)型半导体基区4中包围重掺杂N (或P)型源区5和重掺杂P (或N)型体区6并从P (或N)型半导体基区4下表面延生出的重掺杂的P(或N)型半导体区11。其中重掺杂P(或N)型半导体区11的作用是减小重掺杂N(或P)型源区正下方的电阻，防止寄生双极晶体管开启，因此，该结构具有一定的抗单粒子烧毁能力。
[0019]实施例1:
[0020]如图3所示，本例包括重掺杂N型半导体衬底2、位于重掺杂N型半导体衬底2背面的金属化漏极1、位于重掺杂N型半导体衬底2正面的轻掺杂半导体外延N-层3、轻掺杂半导体外延N-层3顶部两侧分别具有一个P型半导体基区4、每个P型半导体基区4中分别具有一重掺杂N型半导体源区5和一个重掺杂P型半导体体区6，N型重掺杂半导体源区5和P型重掺杂半导体体区6 二者与金属化源极10相接触，栅氧化层7覆盖于两个P型半导体基区4和轻掺杂外延N-层3的表面，栅氧化层上表面是多晶硅栅极8，多晶硅栅极8与金属化源极10之间是场氧化层9。在P型半导体基区4中、重掺杂N型源区5正下方设置有二氧化娃介质层12。
[0021]本例的工作原理为:
[0022]在传统VDMOS结构中重掺杂N型源区5正下方引入一层二氧化硅介质层12，该介质层可起到多方面的作用:(I)高能粒子在二氧化硅介质中激发出电子空穴对数目远低于在硅中激发出的电子空穴对数目。研究表明，Si的电子空穴对的结合能为3.6eV，S12的电子空穴对的结合能是17.0eV, Irad (Si)剂量辐照在每立方厘米Si中产生4.0-4.2 X 113对电子空穴对，Irad(S12)剂量辐照在每立方厘米S12中产生8.0-8.2X 112对电子空穴对。因此，高能粒子在二氧化硅介质层中激发出电子空穴对数目只有硅中激发出的五分之一。(2) 二氧化硅介质层内，以及二氧化硅和硅的界面处存在数量庞大的复合中心，能为辐照产生的电子空穴对提供更大的复合几率和复合截面，有效降低了辐照电流。S12的氧原子在Si中有三个杂质能级:两个受主能级，分别位于价带上面0.35eV和导带下面0.38eV处，这两个能级是位于Si禁带中央附近的深能级，为有效的复合中心；一个施主能级，位于导带下面0.16eV处。大量杂质能级形成数量庞大的复合中心，使得产生的电子空穴对在S12中复合得很快。(3) 二氧化硅介质层的引入很大程度上消除了寄生双极晶体管的影响。常规VDMOS器件中由于Pbody区中电阻的存在，在高电流密度时产生的横向电压会使P型半导体基区与重掺杂N型源区之间的PN结导通，同时由于漏端高压的情况下，寄生双极晶体管工作在放大区，当漏端电压达到寄生双极晶体管击穿电压BVcro时，则寄生双极晶体管的集电极将发生雪崩倍增效应，电流急剧增大，形成正反馈，最终导致VDMOS的烧毁。而二氧化硅介质层的引入消除了重掺杂N型源区下方的电阻，使该处PN结不易导通而最终导致器件烧毁。因此，本例的具有二氧化硅介质层的VDMOS结构具有比常规结构更高的抗单粒子烧毁能力。如图5所示，击穿电压均为100V级的传统VDMOS器件、有P+(或N+)注入的VDMOS器件和本例的功率MOS器件的寄生双极晶体管开启点、二次击穿点的仿真结果图，图中，正方形为常规结构，圆形为有P+注入的结构，三角形为本例的新结构。可得相对于传统结构和有p+注入的结构，本例的结构明显降低了辐照电流。
[0023]实施例2:
[0024]如图4所示，本例与实施例1不同之处在于，覆盖于器件上表面的金属化源极10通过在硅中刻槽填充金属使金属化源极与二氧化硅介质层12、重掺杂P型半导体体区6和重掺杂N型源区5相接触。本例的工作原理与实施例1相同，但是在大电流时会有更多的电流从金属化源极10处流出，进一步提高了器件的抗烧毁能力。
[0025]本发明的方案同时适用于P沟道VDMOS器件，使其具有抗单粒子烧毁能力。所述半导体采用体硅、碳化硅、砷化镓、磷化铟或锗硅。
[0026]本发明提出的具有抗单粒子烧毁的功率MOS器件，其实现方式与常规VDMOS器件大同小异，只是需要增加二氧化硅介质层12的制备步骤。其中二氧化硅介质层12的制备步骤增加在P (或N)型半导体基区离子注入和高温推阱之后，离子注入形成重掺杂N (或P)型源区之前进行。具体方式可采用氧离子注入，适当推阱的方式在P (或N)型半导体基区4中、重掺杂N(或P)型源区5正下方形成埋氧化层，即二氧化硅介质层12。
【权利要求】
1.一种具有抗单粒子烧毁能力的功率MOS器件，包括N型衬底(2)、位于N型衬底(2)上层的N型外延层(3);所述N型衬底下表面设置有金属化漏极(I);所述N型外延层(3)上层的两侧分别设置有P型基区(4);所述P型基区(4)中设置有相互独立的N型源区(5)和P型体区(6);所述N型源区(5)与N型外延层(3)之间的P型基区⑷上表面、P型基区(4)之间的N型外延层(3)上表面设置有栅氧化层(7);栅氧化层(7)上表面设置有多晶硅栅极(8);两端的P型体区(6)上表面通过金属化源极(10)连接；金属化源极(10)与多晶硅栅极(8)之间设置有场氧化层(9);其特征在于，所述N型源区(5)下表面设置有二氧化硅介质层(12)。
2.根据权利要求1所述的一种具有抗单粒子烧毁能力的功率MOS器件，其特征在于，所述二氧化硅介质层(12)位于N型源区(5)和P型体区(6)下表面并与金属化源极(10)连接。
【文档编号】H01L29/78GK104078509SQ201410324225
【公开日】2014年10月1日 申请日期:2014年7月8日 优先权日:2014年7月8日
【发明者】李泽宏, 吴玉舟, 张建刚, 赖亚明, 韩天宇, 任敏, 张金平, 高巍, 张波 申请人:电子科技大学