本发明涉及半导体器件制造领域，特别是指一种超级结器件的工艺方法。
背景技术：
超级结产品是一种利用pn电荷平衡的体内resurf技术来提升器件反向击穿bv的同时又保持较小的导通电阻的mosfet结构。
超级结器件通过利用n/p交替配列的结构来代替传统vdmos中的n漂移区，它结合业内熟知的vdmos工艺，就可以制作得到超级结结构的mosfet，它能在反向击穿电压与传统的vdmos—致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。该薄层中p型杂质的载流子分布和n型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的p/n薄层即p型薄层和n型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压，传统的超级结器件的工艺都采用外延工艺，一次性填充完成n/p之间的电荷平衡。如图1所示，图中1是栅极，2和3都是p柱。每相邻的两栅极1中心线之间的结构为一个原胞。图中空白部分为衬底。传统的超级结工艺都是p柱沟槽刻蚀完成之后一次外延填充完成。随着超级结尺寸不断地缩小，传统的epi工艺填充的挑战越来越大，控制缺陷的工艺窗口越来越窄。图中每根p型沟槽的横向宽度，以及他们之间的间距，即相当于n柱的衬底的宽度，传统以距离2:2的n/p比例，如若采用传统方式填充，由于n的区域很小，在沟槽工艺中的湿法刻蚀会导致欠刻蚀的比例很大，在外延填充时候会产生缺陷。
技术实现要素：
本发明所要解决的技术问题在于提供一种超级结器件工艺方法，改善p柱沟槽刻蚀及外延填充效果。
为解决上述问题，本发明所述的一种超级结器件工艺方法，首先，在衬底上刻蚀出多个栅极沟槽及多个第一p柱沟槽，然后在第一p柱沟槽之间进行第二次刻蚀，形成第二p柱沟槽。
进一步地，所述第一p柱沟槽之间的间距为第一p柱沟槽宽度的至少3倍。
进一步地，在进行第二次刻蚀形成第二p柱沟槽时，硬掩膜氧化层的成膜温度不大于980摄氏度，牺牲氧化层的成膜温度也不大于980摄氏度。
进一步地，所述硬掩膜氧化层以及牺牲氧化层应选择合适的成膜温度以避免p柱中硼的扩散。
进一步地，通过两次分步刻蚀形成沟槽，改善外延填充效果，消除位错。
本发明所述的超级结器件工艺方法，通过两次刻蚀，第一次形成间距比较大的第一p柱沟槽，然后在第一p柱沟槽之间再刻蚀形成第二p柱沟槽，分两步进行，改善沟槽湿法刻蚀形成欠刻蚀引起的位错等缺陷，对idlin(线性电流)的影响也在可接受范围内。
附图说明
图1是超级结器件p柱沟槽的平面示意图。
图2是本发明工艺流程示意图。
附图标记说明
1是栅极沟槽，2,3是p柱沟槽(对应本发明，2是第一次形成的p柱沟槽，3是第二次形成的p柱沟槽)。
具体实施方式
本发明所述超级结器件工艺方法，主要是针对超级结结构，即p柱的形成工艺。是在n型的衬底上刻蚀形成沟槽然后借助外延工艺在沟槽中淀积p型外延形成pnpn的超级结结构。本发明中，首先，在衬底上刻蚀出多个栅极沟槽及多个第一p柱沟槽，所述第一p柱沟槽之间的间距为第一p柱沟槽宽度的至少3倍，结合图1所示，即第一p柱1之间的间距与p柱沟槽宽度达到6:2以上，使第一p柱之间的间距尽量大。
然后在第一p柱沟槽之间进行第二次刻蚀，形成第二p柱沟槽。
在进行第二次刻蚀形成第二p柱沟槽时，硬掩膜氧化层的成膜温度不大于980摄氏度，牺牲氧化层的成膜温度也不大于980摄氏度。因为沟槽工艺做完后的热过程会影响p柱中b的扩散，因此第二次沟槽工艺中的硬掩膜工艺和牺牲氧化层形成工艺应该有所限制，硬掩膜氧化层以及牺牲氧化层应选择合适的成膜温度以避免p柱中硼的扩散，不宜过高。
通过两次分步刻蚀形成沟槽，改善外延填充效果，消除位错。对idlin的影响也在可接受范围内，经过实验测试，对idlin的影响程度约为9％。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。