一种平坦化反刻方法与流程

本发明涉及一种2微米级集成电路制造过程中金属后平坦化反刻工艺，可以经济地流程简单地实现平坦化效果。

背景技术：

ic制造中由于器件工艺结构特征不同，中途某道工艺后可能造成不同位置有高度差，形成台阶，会影响下道工艺。可能影响下道光刻的聚焦不统一造成图形失真，或影响后面金属层、薄膜层或胶层在台阶处覆盖不佳；尤其多道金属布线结构，在两层金属之间要求表面平整，这个时候需要平坦化工艺处理。

平坦化工艺主要有以下几种。①旋涂膜层法；比较常见的有sog(旋转玻璃法，sio2介质)涂覆平坦化工艺，其原理是在一定高温条件下sog的流动性来实现平坦化效果(局部平坦化效果良好)，不足点在于全局平坦化方面受到限制并且sog材料成本高，而且要求后面工艺不能继续高温工艺，使用范围受到局限。②cmp(化学机械平坦化)法，此方法效果非常好，但成本昂贵，通常不会被采用在普通ic制造流程中。③平坦化反刻工艺，在硅片表面起伏层上用一层或多层厚的介质或材料作为牺牲层将台阶低洼或空洞填充，然后用干法刻蚀技术刻蚀牺牲层，干法刻蚀用高处刻蚀速率快于低处刻蚀速率的方法使得最终减少两者的高度差实现平坦化效果。

2微米级别尺寸工艺多选用平坦化反刻工艺，传统反刻平坦化工艺存在平坦化效果差，不能实现全局平坦化的问题。

技术实现要素：

为此，需要提供一种新的平坦化反刻工艺方法，解决现有平坦化方法过程中。

一种平坦化反刻方法，包括如下步骤，在硅片表面先沉积牺牲层，牺牲层的厚度高于硅片上最大台阶高度，然后涂覆光阻材料层，

进行第一步腐蚀步骤，蚀刻光阻材料层至牺牲氧化层最高处，

进行第二步腐蚀步骤，蚀刻剩余光阻材料层及牺牲层，蚀刻光阻材料层和牺牲层的速率比为1。

具体地，所述第一腐蚀步骤置于如下环境参数：气压：325～425mt；rf：220～300w；gap：1.0～1.4cm；sf6：50～70sccm；o2：25～45sccm；he：50～70sccm；t：1～1.5min。

具体地，所述第二腐蚀步骤置于如下环境参数：气压：225～325mt；rf：160～240w；gap：1.0～1.4cm；sf6：50～70sccm/o2：25～45sccm/he：50～70sccm；t：1.5～2.5min。

可选地，所述牺牲层材质为peteos或pesin。

区别于现有技术，上述方案通过二次腐蚀并相应调整速率及腐蚀厚度，最终达到更好地平坦化电路板的目的。

pesi3n4(pesin)：pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学气相沉积)方法制备的氮化硅介质；

pr：正性光刻胶(photoresist)，作为掩膜用来图形转移的光敏材料；

rf：射频(radiofrequency)

gap：电极距离或高度

sel：选择比(selectivity)，不同材料腐蚀速率的比值

lpteos：lpcvd(lowpressurechemicalvapordeposition，低压气相淀积)方法制备的二氧化硅

sf6：六氟化硫气体；

he：氦气

o2：氧气

sog：旋转玻璃法，sio2介质

附图说明

图1为具体实施方式所述的样片示意图；

图2为具体实施方式所述的第一步刻蚀示意图；

图3为具体实施方式所述的第二步刻蚀示意图；

图4为具体实施方式所述的牺牲层与胶层覆盖情况图；

图5为具体实施方式所述的原技术方案刻蚀效果图；

图6为具体实施方式所述的本发明方案刻蚀效果图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

一种平坦化反刻工艺方法，主要适用于金属步骤之后的平坦化处理，这里的金属步骤指在电路板制程中的alsicu等金属布线过程。因此，该步骤前的电路板样片可以通过如下步骤制备：

投片，25片n[100]→标记光刻→标记刻蚀→编号→去胶→lpteos2000a→溅射0.8ualsicu→一铝光刻→一铝刻蚀；

包括如下步骤，在硅片表面先沉积牺牲层，牺牲层的厚度高于硅片上最大台阶高度，然后沉积光阻材料层，具体地，可以选取牺牲层材质为peteos或pesin。如图1所示的实施例中，我们选取pesi3n4淀积12000a；选取pr沉积12000a。

进行第一步腐蚀步骤，蚀刻≥2/3厚度的光阻材料层，优选的实施例中可以操作为蚀刻至牺牲层的最高台阶位置，这里请参照图2，此步骤最好设置为高速胶刻蚀速率，为了获取更好的平坦化效果，第二层牺牲胶层需要很厚，高速刻胶的目的是保证产能效率。

再进行第二步腐蚀步骤，蚀刻剩余光阻材料层及牺牲层，蚀刻光阻材料层和牺牲层的速率比约为1。这样达到的效果是，能够保证将金属上的牺牲层介质进行完全刻蚀，并保证整体的平整度。

在某些具体的实施例中，具体实施步骤如下：

步骤1：样片制备流程

投片，25片n[100]→标记光刻→标记刻蚀→编号→去胶→lpteos2000a→溅射0.8ualsicu→一铝光刻→一铝刻蚀→pesi3n412000淀积→pr12000a→坚膜；见图1

步骤2：平坦化刻蚀

为更实际地阐述本发明的具体实施方式，采用lamresearch490系列等离子刻蚀机做代表作为阐述对象

第一步刻蚀步刻掉大部分pr；见图2；

气压：325～425mt；rf：220～300w；gap：1.0～1.4cm；sf6：50～70sccm；o2：25～45sccm；he：50～70sccm；t：1～1.5min。

第二步刻蚀要求sel(pesi3n4/pr)达到1.0～1.1，气压：225～325mt；rf：160～240w；gap：1.0～1.4cm；sf6：50～70sccm/o2：25～45sccm/he：50～70sccm；t：1.5～2.5min。

经过上述方案设计，第一步以较快的速率完成pr膜的刻蚀任务，第二步则以约等于1的选择比，刻掉剩余pr及一部分的pesi3n4。两者集合可取长补短，达到很好的刻蚀效果，有效地解决了传统刻蚀方法所遇到的困难。在图4展示了刻前牺牲层介质+pr的覆盖情况；图5为原程序刻蚀效果；图6为优化程序刻蚀效果。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。

技术特征：

1.一种平坦化反刻方法，其特征在于，包括如下步骤，在硅片表面先沉积牺牲层，牺牲层的厚度高于硅片上最大台阶高度，然后涂覆光阻材料层，

进行第一步腐蚀步骤，蚀刻光阻材料层至牺牲氧化层最高处，

进行第二步腐蚀步骤，蚀刻剩余光阻材料层及牺牲层，蚀刻光阻材料层和牺牲层的速率比为1。

2.根据权利要求1所述的平坦化反刻方法，其特征在于，所述第一腐蚀步骤置于如下环境参数：气压：325～425mt；rf：220～300w；gap：1.0～1.4cm；sf6：50～70sccm；o2：25～45sccm；he：50～70sccm；t：1～1.5min。

3.根据权利要求1所述的平坦化反刻方法，其特征在于，所述第二腐蚀步骤置于如下环境参数：气压：225～325mt；rf：160～240w；gap：1.0～1.4cm；sf6：50～70sccm/o2：25～45sccm/he：50～70sccm；t：1.5～2.5min。

4.根据权利要求1所述的平坦化反刻方法，其特征在于，所述牺牲层材质为peteos或pesin。

技术总结
一种平坦化反刻方法，包括如下步骤，在硅片表面先沉积牺牲层，牺牲层的厚度高于硅片上最大台阶高度，然后涂覆光阻材料层，进行第一步腐蚀步骤，蚀刻光阻材料层至牺牲氧化层最高处，进行第二步腐蚀步骤，蚀刻剩余光阻材料层及牺牲层，蚀刻光阻材料层和牺牲层的速率比为1。上述方案通过二次腐蚀并相应调整速率及腐蚀厚度，最终达到更好地平坦化电路板的目的。

技术研发人员：何喜炘;江栋
受保护的技术使用者：福建福顺微电子有限公司
技术研发日：2019.12.09
技术公布日：2020.05.05