IGBT器件的制作方法

本发明属于半导体功率器件，特别是涉及一种igbt器件。

背景技术：

1、绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)器件是由金属氧化物半导体(metal oxide semiconductor，mos)晶体管和双极型晶体管复合而成的一种器件，igbt器件的输入极为mos晶体管，输出极为pnp型晶体管，它融合了这两种晶体管器件的优点，既具有mos晶体管驱动功率小和开关速度快的优点，又具有双极型晶体管饱和压降低和容量大的优点。igbt器件由于p型体区与n型漂移区交界处空穴注入效率较低，载流子浓度分布很低，导致饱和压降升高，在关断时，n型漂移区内储存了大量的少数载流子，导致igbt器件关断电流拖尾现象严重，关断损耗大。

技术实现思路

1、有鉴于此，本发明的目的是提供一种igbt器件，以降低igbt器件的关断损耗。

2、为达到本发明的上述目的，本发明提供了一种igbt器件，包括：

3、p型集电极区；

4、位于所述p型集电极区之上的n型半导体层；

5、位于所述n型半导体层内的若干个p型体区，所述p型体区内设有n型发射极区；

6、位于所述n型半导体层内且介于相邻的所述p型体区之间的栅沟槽，位于所述栅沟槽的下部内的屏蔽栅，位于所述栅沟槽的上部内的栅极，所述栅极、所述屏蔽栅与所述n型半导体层之间互相绝缘隔离；

7、若干个所述p型体区中，至少有一个所述p型体区具有第一掺杂浓度并定义为第一p型体区，且至少有一个所述p型体区具有第二掺杂浓度并定义为第二p型体区，所述第一p型体区的第一掺杂浓度小于所述第二p型体区的第二掺杂浓度；

8、至少有一个与所述第一p型体区相邻的所述栅沟槽内的所述屏蔽栅外接栅极电压，剩余的所述栅沟槽内的所述屏蔽栅外接发射极电压。

9、可选的，所述屏蔽栅由所述栅沟槽的下部向上延伸至所述栅沟槽的上部内。

10、可选的，所述栅沟槽的上部的宽度大于所述栅沟槽的下部的宽度。

11、可选的，还包括位于所述n型半导体层内的n型电荷存储区，所述n型电荷存储区位于所述栅极下方。

12、可选的，还包括n型集电极区，所述n型集电极区位于所述n型半导体层下方且与所述p型集电极区交替间隔设置。

13、可选的，还包括n型场截止区，所述n型场截止区介于所述p型集电极区与所述n型半导体层之间。

14、本发明的igbt器件，将低阈值电压vth1与大栅电荷qg1组合，高阈值电压vth2和小栅电荷qg2组合，igbt器件从导通到关断的过程中，高vth2和小qg2组合的区域内的电流沟道会迅速关断，而低vth1与大qg1组合的区域内的电流沟道会晚点关断，由此，高vth2和小qg2组合的区域内电流沟道在刚关断时，低vth1与大qg1组合的区域内的电流沟道仍处于导通状态，随着栅电压vg的进一步降低，低vth1与大qg1组合的区域内的电流沟道关断。从而，igbt器件对外表现为低vth1与大qg1组合的区域的关断损耗，减少了高vth2和小qg2组合的区域的关断损耗，从整体上降低了igbt器件的关断损耗。

技术特征：

1.igbt器件，其特征在于，包括：

2.如权利要求1所述的igbt器件，其特征在于，所述屏蔽栅由所述栅沟槽的下部向上延伸至所述栅沟槽的上部内。

3.如权利要求2所述的igbt器件，其特征在于，所述栅沟槽的上部的宽度大于所述栅沟槽的下部的宽度。

4.如权利要求3所述的igbt器件，其特征在于，还包括位于所述n型半导体层内的n型电荷存储区，所述n型电荷存储区位于所述栅极下方。

5.如权利要求1所述的igbt器件，其特征在于，还包括n型集电极区，所述n型集电极区位于所述n型半导体层下方且与所述p型集电极区交替间隔设置。

6.如权利要求1所述的igbt器件，其特征在于，还包括n型场截止区，所述n型场截止区介于所述p型集电极区与所述n型半导体层之间。

技术总结
本发明属于半导体功率器件技术领域，具体公开了一种IGBT器件，包括n型半导体层；位于n型半导体层内的若干个p型体区，位于n型半导体层内且介于相邻的p型体区之间的栅沟槽，位于栅沟槽的下部内的屏蔽栅，位于栅沟槽的上部内的栅极，所述栅极、屏蔽栅与n型半导体层之间互相绝缘隔离；若干个p型体区中，至少有一个p型体区具有第一掺杂浓度并定义为第一p型体区，且至少有一个p型体区具有第二掺杂浓度并定义为第二p型体区，第一p型体区的第一掺杂浓度小于第二p型体区的第二掺杂浓度；至少有一个与第一p型体区相邻的栅沟槽内的屏蔽栅外接栅极电压，剩余的栅沟槽内的屏蔽栅外接发射极电压。

技术研发人员：林敏之,刘磊,刘伟,袁愿林
受保护的技术使用者：苏州东微半导体股份有限公司
技术研发日：
技术公布日：2024/1/13