线圈部件及其制造方法与流程

本公开涉及一种线圈部件及其制造方法，特别地，涉及一种具有将多个导体层和多个层间绝缘层交替层叠而成的线圈层埋入到磁性元件主体的结构的线圈部件及其制造方法。

背景技术：

1、作为具有将多个导体层和多个层间绝缘层交替层叠而成的线圈层埋入到磁性元件主体的结构的线圈部件，已知有专利文献1所记载的线圈部件。在专利文献1所记载的线圈部件中，使用由含有铁氧体粉或金属磁性粉等的磁性粉的树脂构成的磁性元件主体。

2、现有技术文献

3、专利文献1：特开2018-190828号公报

技术实现思路

1、发明所要解决的问题

2、然而，在使用于磁性元件主体的磁性粉具有导电性的情况下，在通过电解电镀形成外部端子时，也存在在磁性元件主体的表面形成电镀的问题。作为解决该问题方法，可以考虑在进行电解电镀之前对磁性元件主体的表面进行软蚀刻的方法，但是如果磁性元件主体被过度地蚀刻，则埋入到磁性元件主体中的线圈导体图案有可能露出。

3、因此，本发明的目的在于，在具有将多个导体层和多个层间绝缘层交替层叠而成的线圈层埋入到磁性元件主体的结构的线圈部件中，可以防止向不需要的部位的电镀附着或线圈导体图案的露出。

4、用于解决问题的技术方案

5、根据本发明的线圈部件，其特征在于，具备：磁性元件主体，由含有导电性磁性粉的树脂构成；线圈部，多个导体层和多个层间绝缘层交替层叠，其中，该多个导体层包含被埋入到磁性元件主体的线圈导体图案、以及从磁性元件主体露出的电极图案；外部端子，设置于电极图案上；以及保护绝缘层，以使外部端子露出的方式覆盖磁性元件主体。

6、根据本发明，由于磁性元件主体由保护绝缘层覆盖，因此即使在对外部端子的表面施加电解电镀的情况下，也可以防止向不需要的部位的电镀附着或线圈导体图案的露出。

7、在本发明中，保护绝缘层可以覆盖磁性元件主体的整个面。由此，可以更加切实地防止向不需要的部位的电镀形成或线圈导体图案的露出。

8、在本发明中，磁性元件主体的表面可以具有由突出或脱落的导电性磁性粉形成的凹凸，并且绝缘保护层以掩埋凹凸的方式设置。由此，可以提高磁性元件主体和绝缘保护层的紧密附着性。

9、在本发明中，外部端子的表面和位于外部端子的周围的保护绝缘层的表面可以构成同一平面。由此，在安装时可以防止焊料的超出必要范围的扩展。

10、在本发明中，外部端子可以由导电性膏体构成。由此，在形成外部端子时，在磁性元件主体的表面不会附着电镀膜。

11、在本发明中，外部端子可以在相对于导体层和层间绝缘层的层叠方向垂直的表面露出，并且在层叠方向的整个宽度上设置。由此，可以提高在使用焊料等安装于电路基板的情况下的安装强度。

12、根据本发明的线圈部件的制造方法，其特征在于，具备：通过使包含线圈导体图案和电极图案的多个导体层和多个层间绝缘层交替层叠而形成线圈层的工序；通过由含有导电性磁性粉的树脂构成的磁性元件主体而将线圈层埋入的工序；通过将磁性元件主体单片化或磨削而使电极图案露出的工序；在电极图案上涂布外部端子的工序；由保护绝缘层覆盖磁性元件主体和外部端子的表面的工序；以及通过磨削保护绝缘层使外部端子露出的工序。

13、由此，由于通过涂布形成外部端子，因此与通过电解电镀形成外部端子的情况不同，不需要对磁性元件主体进行软蚀刻。

14、发明的效果

15、这样，根据本发明，在具有将多个导体层和多个层间绝缘层交替层叠而成的线圈层埋入到磁性元件主体的结构的线圈部件中，可以防止向不需要的部位的电镀形成或线圈导体图案的露出。

技术特征：

1.一种线圈部件，其特征在于，

2.根据权利要求1所述的线圈部件，其特征在于，

3.根据权利要求1或2所述的线圈部件，其特征在于，

4.根据权利要求1～3中的任一项所述的线圈部件，其特征在于，

5.根据权利要求1～4中的任一项所述的线圈部件，其特征在于，

6.根据权利要求1～5中的任一项所述的线圈部件，其特征在于，

7.一种线圈部件的制造方法，其特征在于，

技术总结
本公开提供了一种线圈部件，具有将多个导体层和多个层间绝缘层交替层叠而成的线圈层埋入到磁性元件主体的结构，可以防止向不需要的部位的电镀附着或线圈导体图案的露出。线圈部件(1)具备：磁性元件主体(10)，由含有导电性磁性粉的树脂构成；线圈部(20)，多个导体层(31～34)和多个层间绝缘层(40～44)交替层叠，其中，该多个导体层包含被埋入到磁性元件主体(10)的线圈导体图案(C1～C4)，以及从磁性元件主体(10)露出的电极图案(51～54、61～64)；外部端子(E1、E2)，设置于电极图案(51～54、61～64)上；以及保护绝缘层(70)，以使外部端子(E1、E2)露出的方式覆盖磁性元件主体(10)。这样，由于磁性元件主体(10)被保护绝缘层(70)覆盖，即使在对外部端子(E1、E2)的表面施加电解电镀的情况下，也可以防止向不需要的部位的电镀附着或线圈导体图案的露出。

技术研发人员：川口裕一,名取光夫,佐藤东,藤井直明,西川朋永
受保护的技术使用者：TDK株式会社
技术研发日：
技术公布日：2024/1/13