用于2.5D或3D集成电路的电源路由的制作方法

本公开涉及集成电路设计，并且更具体地涉及互连实现集成电路的多个半导体管芯。

背景技术：

1、三维(3d)集成电路(ic)封装技术的进步实现了多样的功能小芯片或封装的大规模异构集成，诸如2.5d中介层上的逻辑芯片和存储器模块。例如，封装可以包括硅中介层和面朝下放置的片上系统(soc)逻辑管芯，与高带宽存储器(hbm)模块并排，通过微焊料凸块(μ凸块)接合在一起用于互连。

2、soc包括电源输送网络(pdn)，该pdn通过μ凸块接收电源供电并且将电源供电路由到一组电源轨。然而，随着技术特征尺寸缩小，由于用于在整个soc中路由电源的导体的电压降和路由约束，从soc的正面递送电源变得越来越困难。

技术实现思路

1、实施例涉及一种电子电路，该电子电路是使用第一集成电路管芯、第二集成电路管芯和中介层来实现的，该中介层将第一集成电路管芯连接到第二集成电路管芯。第一集成电路管芯实现第一电子电路。第一集成电路管芯包括在底表面上的第一组接触部、埋入式电源轨(bpr)和用于将bpr连接到第一组接触部的多个硅通孔(tsv)。中介层包括第二组接触部和电源输送网络(pdn)。第二组接触部中的每个接触部对应于第一集成电路管芯的第一组接触部中的接触部。pdn被配置为将电源供电电压路由到第二组接触部。在一些实施例中，第一集成电路管芯接合到中介层。例如，集成电路管芯的底表面接合到中介层的顶表面。此外，在一些实施例中，中介层使用大于第一集成电路管芯的技术节点来制造。

技术特征：

1.一种电子电路，包括：

2.根据权利要求1所述的电子电路，其中所述集成电路管芯被接合到所述中介层。

3.根据权利要求2所述的电子电路，其中所述集成电路管芯的底表面被接合到所述中介层的顶表面。

4.根据权利要求1所述的电子电路，其中所述集成电路管芯是使用第一制造工艺节点而被制造的，并且其中所述中介层是使用大于所述第一制造工艺节点的第二制造工艺节点而被制造的。

5.根据权利要求1所述的电子电路，其中所述bpr是通过蚀刻所述集成电路管芯的所述基板以在所述集成电路管芯的所述基板中形成开口、并且沉积导电材料以填充所述开口而被制造的。

6.根据权利要求1所述的电子电路，其中所述bpr被设置在所述集成电路管芯的隔离区域内，所述隔离区域用于分离实现集成电路的两个或更多个晶体管。

7.根据权利要求6所述的电子电路，其中所述隔离区域是浅沟槽隔离(sti)区域。

8.根据权利要求6所述的电子电路，其中所述bpr耦合到实现所述集成电路的所述两个或更多个晶体管中的至少一个晶体管。

9.根据权利要求1所述的电子电路，其中所述中介层还包括：

10.根据权利要求9所述的电子电路，其中所述第二组接触部被设置在所述中介层的第一表面上，并且其中所述第三组接触部被设置在所述中介层的与所述第一表面相对的第二表面上。

11.根据权利要求1所述的电子电路，其中所述pdn包括用于将所述第二组接触部彼此连接的多个互连。

12.根据权利要求1所述的电子电路，其中所述多个tsv沿着所述bpr的长度被周期性地设置。

13.根据权利要求1所述的电子电路，其中所述多个tsv是通过以下被制造的：

14.一种中介层，包括：

15.根据权利要求14所述的中介层，其中所述中介层的顶表面被配置为被接合到所述集成电路管芯的底表面。

16.根据权利要求14所述的中介层，其中所述集成电路管芯是使用第一制造工艺节点而被制造的，并且其中所述中介层是使用大于所述第一制造工艺节点的第二制造工艺节点而被制造的。

17.根据权利要求14所述的中介层，还包括：

18.根据权利要求14所述的中介层，其中所述第一组接触部被设置在所述中介层的第一表面上，并且其中所述第三组接触部被设置在所述中介层的与所述第一表面相对的第二表面上。

19.根据权利要求14所述的中介层，其中所述pdn包括用于将所述第一组接触部彼此连接的多个互连。

20.根据权利要求14所述的中介层，其中所述第一组接触部被周期性地布置在所述中介层的顶表面上。

技术总结
实施例涉及一种电子电路，该电子电路使用第一集成电路管芯、第二集成电路管芯和中介层被实现，该中介层将第一集成电路管芯连接到第二集成电路管芯。第一集成电路管芯实现第一电子电路。第一集成电路管芯包括在底表面上的第一组接触部、埋入式电源轨(BPR)和用于将BPR连接到第一组接触部的多个硅通孔(TSV)。中介层包括第二组接触部和电源输送网络(PDN)。第二组接触部中的每个接触部对应于第一集成电路管芯的第一组接触部中的接触部。PDN被配置为将电源供电电压路由到第二组接触部。

技术研发人员：林锡伟,V·莫洛兹
受保护的技术使用者：美商新思科技有限公司
技术研发日：
技术公布日：2024/4/24