半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

2、为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高半导体结构的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底中；刻蚀停止层，位于所述栅极结构的侧壁；源漏插塞，位于所述源漏掺杂层的顶部，且所述源漏插塞与所述源漏掺杂层电连接，所述源漏插塞包括第一源漏插塞以及位于所述第一源漏插塞顶部的第二源漏插塞，所述第二源漏插塞的横向尺寸大于所述第一源漏插塞的横向尺寸，所述横向垂直所述栅极结构的延伸方向；纵向保护层，位于所述源漏掺杂层的顶部且覆盖所述源漏插塞的侧壁，所述纵向保护层的侧壁、源漏掺杂层的顶部和刻蚀停止层的侧壁围成沟槽；第一层间介质层，位于所述栅极结构、源漏插塞和沟槽侧部的所述基底上，且覆盖所述栅极结构的顶部和侧壁，所述第一层间介质层的顶部与源漏插塞的顶部相齐平；密封层，位于所述第一层间介质层和源漏插塞的顶部，所述密封层密封所述沟槽，且所述刻蚀停止层、第一层间介质层、源漏掺杂层、纵向保护层和密封层围成的空气侧墙。

3、相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂层，所述栅极结构的侧壁和源漏掺杂层的顶部形成有刻蚀停止层，所述栅极结构侧部的基底上形成有第一层间介质层，所述第一层间介质层覆盖所述栅极结构侧壁的刻蚀停止层和栅极结构的顶部；形成贯穿相邻所述栅极结构之间的第一层间介质层和刻蚀停止层的开口，所述开口露出所述源漏掺杂层的顶部；在所述开口的侧壁形成第一牺牲层；在所述第一牺牲层的侧壁形成第一纵向保护层，所述第一纵向保护层露出所述源漏掺杂层的顶面；在所述开口中形成第一源漏插塞，所述第一源漏插塞露出所述第一纵向保护层的部分侧壁，且所述第一源漏插塞与所述源漏掺杂层电连接；去除所述第一源漏插塞露出的所述第一纵向保护层、以及与露出的所述第一纵向保护层相接触的部分宽度的第一牺牲层，使所述开口剩余空间的横向尺寸大于所述第一源漏插塞的横向尺寸，所述横向垂直所述栅极结构的延伸方向；在所述开口的剩余空间中形成第二源漏插塞，所述第二源漏插塞与所述第一源漏插塞相电连接；形成所述第二源漏插塞之后，去除所述第一牺牲层，形成由所述刻蚀停止层的侧壁、第一层间介质层的侧壁、源漏掺杂层的顶部和第一纵向保护层的侧壁围成的沟槽；形成覆盖所述第一层间介质层和第二源漏插塞顶部的密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、第一层间介质层、源漏掺杂层、第一纵向保护层和密封层围成的空气侧墙。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供一种半导体结构的形成方法，在所述开口中形成第一源漏插塞，所述第一源漏插塞露出所述第一纵向保护层的部分侧壁，且所述第一源漏插塞与所述源漏掺杂层电连接；形成所述第一源漏插塞之后，去除所述第一源漏插塞露出的所述第一纵向保护层、以及与露出的所述第一纵向保护层相接触的部分宽度的第一牺牲层，使所述开口剩余空间的横向尺寸大于所述第一源漏插塞的横向尺寸，所述横向垂直于所述栅极结构的延伸方向，相应的，后续在所述开口的剩余空间中形成的第二源漏插塞的横向尺寸大于所述第一源漏插塞的横向尺寸，从而使第二源漏插塞与第一源漏插塞组合构成的插塞结构的空间位置变大，相应的，使所述插塞结构的整体电阻率降低，进而提高了所述半导体结构的性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述纵向保护层包括第一纵向保护层和位于所述第一纵向保护层顶部的第二纵向保护层，所述第一纵向保护层位于所述第一源漏插塞的侧壁，所述第二纵向保护层位于所述第二源漏插塞的侧壁。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：横向保护层，覆盖所述沟槽露出的所述源漏掺杂层的顶部，所述横向保护层的顶部与所述第一纵向保护层的底部相接触，靠近所述源漏互连层一侧的横向保护层的侧壁和靠近所述源漏互连层一侧的所述第一纵向保护层的侧壁相齐平，所述横向保护层和纵向保护层构成一体结构的保护层。

4.如权利要求1所述的半导体结构，其特征在于，所述第二源漏插塞的横向尺寸大于所述第一源漏插塞的横向尺寸的范围为1纳米至4纳米。

5.如权利要求1所述的半导体结构，其特征在于，所述第二源漏插塞的耐刻蚀度大于所述第一源漏插塞的耐刻蚀度。

6.如权利要求1所述的半导体结构，其特征在于，所述第一源漏插塞的材料包括w和co中的一种或两种；

7.如权利要求1所述的半导体结构，其特征在于，所述纵向保护层的材料包括超低k介电材料或低k介电材料。

8.如权利要求1所述的半导体结构，其特征在于，所述纵向保护层的材料包括siocn、sic、sioch和sibcn中的一种或多种。

9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二层间介质层，位于所述密封层的顶部；

10.一种半导体结构的形成方法，其特征在于，包括：

11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述开口中形成第一源漏插塞的步骤包括：在所述开口中填充第一导电材料；回刻蚀部分厚度的所述第一导电材料层，露出所述第一纵向保护层的部分侧壁，剩余的所述第一导电材料层作为所述第一源漏插塞。

12.如权利要求10所述的半导体结构的形成方法，其特征在于，在去除所述第一源漏插塞露出的所述第一纵向保护层、以及与露出的所述第一纵向保护层相接触的部分宽度的所述第一牺牲层之后，在形成所述第二源漏插塞之前，还包括：在所述开口露出的所述第一牺牲层的侧壁形成第二纵向保护层，所述第二纵向保护层的底部与所述第一纵向保护层的顶部相接触；

13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述第二纵向保护层的步骤包括：在所述第一层间介质层的顶部、所述开口露出的所述第一牺牲层的侧壁和顶部、所述第一纵向保护层的顶部和第一源漏插塞的顶部形成第二纵向保护材料层；去除所述第一层间介质层顶部、第一牺牲层顶部和第一源漏插塞顶部的第二纵向保护材料层，剩余的所述第二纵向保护材料层作为所述第二纵向保护层。

14.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述第一源漏插塞露出的所述第一纵向保护层、以及与露出的所述第一纵向保护层相接触的部分宽度的第一牺牲层的工艺包括干法刻蚀工艺。

15.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述密封层之后，所述半导体结构的形成方法还包括：在所述密封层的顶部形成第二层间介质层；在所述栅极结构的顶部形成贯穿所述第二层间介质层、密封层和第一层间介质层的栅极插塞，在所述第二源漏插塞的顶部形成贯穿所述第二层间介质层和密封层的第三源漏插塞。

16.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述第一牺牲层的侧壁形成所述第一纵向保护层的步骤包括：在所述第一层间介质层的顶部、第一牺牲层的顶部和侧壁、源漏掺杂层的顶部形成保护材料层；去除所述第一层间介质层和第一牺牲层顶部、以及所述源漏掺杂层顶部的所述保护材料层，位于所述第一牺牲层侧壁的所述保护材料层作为所述第一纵向保护层。

17.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述开口之后，在所述开口的侧壁形成第一牺牲层之前，还包括：在所述开口的底部形成第二牺牲层，所述第二牺牲层覆盖所述源漏掺杂层的顶部；

18.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二源漏插塞的耐刻蚀度大于所述第一源漏插塞的耐刻蚀度。

19.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的步骤中，所述第一牺牲层与所述第二源漏插塞的刻蚀选择比大于10：1。

20.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的工艺包括湿法刻蚀工艺和各向同性的干法刻蚀工艺中的一种或两种。

技术总结
一种半导体结构及其形成方法，方法包括：在开口中形成第一源漏插塞，第一源漏插塞露出第一纵向保护层的部分侧壁，且第一源漏插塞与源漏掺杂层电连接；去除第一源漏插塞露出的第一纵向保护层、以及与露出的第一纵向保护层相接触的部分宽度的第一牺牲层，使开口剩余空间的横向尺寸大于第一源漏插塞的横向尺寸，横向垂直栅极结构的延伸方向；在开口的剩余空间中形成第二源漏插塞，第二源漏插塞与第一源漏插塞相电连接；使第二源漏插塞与第一源漏插塞组合构成的插塞结构的空间位置变大，相应的，使所述插塞结构的整体电阻率降低，进而提高了所述半导体结构的性能。

技术研发人员：赵振阳,谭程,郭定一
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/1/15