封装基板的制法的制作方法

本发明涉及一种半导体封装工艺，尤其涉及一种具有内埋式线路的封装基板的制法。

背景技术：

1、于半导体封装发展中，早期使用导线架(lead frame)作为承载有源元件的承载件，其主要原因其具有较低制造成本与较高可靠度的优点。然而，随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则朝高性能、高功能、高速化的研发方向。因此，为满足半导体装置的高集成度(integration)及微型化(miniaturization)需求，现阶段封装工艺渐以具有高密度及细间距的线路的封装基板取代导线架。

2、目前封装基板的规格种类繁多，如内埋式线路基板(embedded trace substrate，简称ets)，其制法如下所述。

3、如图1a所示，提供一铜箔基板1a，其包含有一绝缘板体10及配置于该绝缘板体10相对两侧的第一铜层11。接着，于各该第一铜层11上分别形成第一线路层12。

4、如图1b所示，于该第一铜层11及该第一线路层12上压合一具有第二铜层14的介电层13，以令该第二铜层14外露于一侧。

5、如图1c所示，形成第二线路层15于该第二铜层14上，且形成多个导电盲孔16于该介电层13中以电性连接该第一线路层12与第二线路层15。

6、如图1d所示，蚀刻移除外露的第二铜层14，以露出该介电层13，且保留该第二线路层15下的第二铜层14，以令该第二线路层15与该第二铜层 14形成线路结构。

7、如图1e所示，形成一保护层17于该介电层13上以包覆该第二铜层14 及该第二线路层15上。

8、如图1f所示，移除该绝缘板体10。

9、如图1g所示，蚀刻移除全部的第一铜层11，以令该第一线路层12外露于该介电层13。

10、如图1h所示，移除该保护层17，以获取该封装基板1。

11、但是，现有封装基板1的制法中，于移除该绝缘板体10前，需进行第一次蚀刻工艺以移除该第二铜层14，而于移除该绝缘板体10后，需再进行第二次蚀刻工艺以移除该第一铜层11，故现有封装基板1的制法需进行两次蚀刻工艺以分别移除该第一铜层11及该第二铜层14，因而造成工艺时间冗长，进而导致产能不佳。

12、再者，由于需进行两次蚀刻工艺，故于第二次蚀刻工艺前，需形成保护层17以保护该第二线路层15，因而需增加该保护层17的材料成本，进而导致该封装基板1的制作成本难以降低。

13、因此，如何克服上述现有制法的种种问题，实已成目前亟欲解决的课题。

技术实现思路

1、鉴于上述现有技术的种种缺陷，本发明提供一种封装基板的制法，包括：形成一第一线路层于该第一金属层上；形成一介电层于第一金属层及该第一线路层上，且形成一第二金属层于该介电层上；形成一第二线路层于该第二金属层上，且形成多个导电盲孔于该介电层中，以令该多个导电盲孔电性连接该第一线路层与第二线路层；以及同时移除该第一金属层及部分的该第二金属层。

2、前述的制法中，该第一金属层结合于一绝缘板体的至少一侧上，以令该第一金属层与该绝缘板体形成一承载板。例如，该承载板为铜箔基板。进一步，还包括先移除该绝缘板体，再同时移除该第一金属层及部分的该第二金属层。

3、前述的制法中，该第一金属层包含铜材。

4、前述的制法中，该第一金属层及该第二金属层通过蚀刻方式同时移除的。

5、前述的制法中，该第二金属层的厚度小于或等于该第一金属层的厚度。

6、前述的制法中，该第二金属层包含铜材。

7、由上可知，本发明的封装基板的制法中，主要通过同时移除该第一金属层与部分的第二金属层，以获取该封装基板，故相较于现有技术，本发明仅需进行一次蚀刻工艺，即可移除该第一金属层与第二金属层，因而可大幅缩减工艺时间，以提升产能。

8、再者，本发明的封装基板的制法同时移除该第一金属层与部分的第二金属层，因而会蚀刻该第二线路层的部分材质，故本发明无需形成现有用以保护该第二线路层的保护层，因而可节省保护层的材料成本，进而降低该封装基板的制作成本。

技术特征：

1.一种封装基板的制法，包括：

2.如权利要求1所述的封装基板的制法，其中，该第一金属层结合于一绝缘板体的至少一侧上，以令该第一金属层与该绝缘板体形成一承载板。

3.如权利要求2所述的封装基板的制法，其中，该承载板为铜箔基板。

4.如权利要求2所述的封装基板的制法，其中，该制法还包括先移除该绝缘板体，再同时移除该第一金属层及部分的该第二金属层。

5.如权利要求1所述的封装基板的制法，其中，该第一金属层包含铜材。

6.如权利要求1所述的封装基板的制法，其中，该第一金属层及部分的该第二金属层通过蚀刻方式同时移除。

7.如权利要求1所述的封装基板的制法，其中，该第二金属层的厚度小于或等于该第一金属层的厚度。

8.如权利要求1所述的封装基板的制法，其中，该第二金属层包含铜材。

技术总结
一种封装基板的制法，其形成一第一线路层于第一金属层上；形成一介电层于该第一金属层及该第一线路层上，且形成一第二金属层于该介电层上；形成一第二线路层于该第二金属层上，且形成多个导电盲孔于该介电层中，以令该多个导电盲孔电性连接该第一线路层与第二线路层；以及同时移除该第一金属层及部分的该第二金属层。因此，该制法仅需进行一次蚀刻工艺，即可移除该第一金属层与第二金属层，因而能大幅缩减工艺时间，以提升产能。

技术研发人员：张垂弘,陈敏尧,林松焜
受保护的技术使用者：芯爱科技（南京）有限公司
技术研发日：
技术公布日：2024/2/1