半导体结构和制造半导体结构的方法与流程

本公开总体涉及半导体结构和制造半导体结构的方法。

背景技术：

1、cmos器件的耐热性限制了形成在其上的铁电存储器的材料选择。此外，cmos器件由于其对处于工作状态下的铁电存储器的形变的低应力耐受性而存在低可靠性问题。

技术实现思路

1、本公开第一方面涉及一种半导体结构，包括：第一管芯，包括互连结构和电连接到所述互连结构的cmos器件；第二管芯，包括存储器元件，所述存储器元件包括第一电极、位于所述第一电极上的铁电层和位于所述铁电层上的第二电极，其中，从俯视角度看，所述铁电层的周边区域被所述第二电极暴露并且围绕所述第二电极；以及管芯间过孔(idv)，将所述第一管芯的互连结构电连接到所述第二管芯的存储器元件。

2、本公开第二方面涉及一种半导体结构，包括：半导体管芯，包括电介质结构，所述电介质结构具有从所述半导体管芯的上表面暴露的腔体和位于所述腔体下方的互连结构；以及半导体器件，堆叠在所述半导体管芯上，所述半导体器件包括第一导电层、位于所述第一导电层上的铁电层和位于所述铁电层上的第二导电层，其中，从俯视角度看，所述铁电层的周边区域被所述第二导电层暴露并且围绕所述第二导电层，并且所述铁电层位于所述半导体管芯的腔体的正上方。

3、本公开第三方面涉及一种制造半导体结构的方法，包括：提供包括cmos器件的第一晶圆；提供包括铁电存储器的第二晶圆，其中，所述铁电存储器包括第一电极、位于所述第一电极上的铁电层和位于所述铁电层上的第二电极，其中，从俯视角度看，所述铁电层的周边区域被所述第二电极暴露并且围绕所述第二电极；在所述第一晶圆中形成凹部，所述凹部从所述第一晶圆的上表面暴露；以及将所述第二晶圆接合到所述第一晶圆的上表面，以形成由所述铁电存储器和所述第一晶圆的凹部限定的腔体。

技术特征：

1.一种半导体结构，包括：

2.根据权利要求1所述的半导体结构，其中，所述第一管芯具有腔体，所述腔体位于所述互连结构之上、被所述第一管芯的上表面暴露、并且位于所述铁电层的正下方。

3.根据权利要求2所述的半导体结构，其中，所述铁电层具有曲率，并且所述曲率被至少部分地传递到所述腔体的最靠近所述铁电层的上表面。

4.根据权利要求2所述的半导体结构，其中，所述铁电层的投影从俯视角度看完全位于所述腔体的投影内。

5.根据权利要求2所述的半导体结构，还包括：绝缘支撑层，所述绝缘支撑层位于所述铁电层与所述腔体之间，其中，所述idv穿入所述第一管芯和所述绝缘支撑层以电连接到所述第二管芯。

6.根据权利要求1所述的半导体结构，其中，所述第一管芯包括从所述第一管芯的上表面暴露的多个腔体，所述第二管芯具有包括所述存储器元件的多个存储器元件，并且所述多个存储器元件中的每一个的铁电层位于所述多个腔体中的每一个的正上方。

7.根据权利要求1所述的半导体结构，其中，所述idv穿入所述第一管芯和所述第二管芯，以将所述cmos器件电连接到所述存储器元件的第一电极或第二电极。

8.一种半导体结构，包括：

9.根据权利要求8所述的半导体结构，其中，所述腔体被填充有空气或惰性气体。

10.一种制造半导体结构的方法，包括：

技术总结
本公开涉及半导体结构和制造半导体结构的方法。一种半导体结构包括第一管芯、第二管芯和管芯间过孔(IDV)。第一管芯包括互连结构和电连接到互连结构的CMOS器件。第二管芯包括存储器元件，该存储器元件包括第一电极、位于第一电极上的铁电层和位于铁电层上的第二电极，其中，从俯视角度看，铁电层的周边区域被第二电极暴露并且围绕第二电极。IDV将第一管芯的互连结构电连接到第二管芯的存储器元件。

技术研发人员：郑创仁,林璟晖,黄富骏,朱昭宏,叶柏辰
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/13