半导体器件及其制作方法与流程

本发明涉及半导体工艺，具体是涉及一种3d半导体晶体管器件及其制作方法。

背景技术：

1、环栅(gate-all-around)或gaa晶体管是一种改进的3d晶体管结构，其中栅极从各面接触沟道并使得器件可以持续微缩。

2、gaa晶体管使用垂直堆叠的纳米片。它们由多个分隔的水平板构成，四周都被栅极材料包围。这提供了相对于鳍式晶体管(finfet)改进的沟道控制。不同于鳍式晶体管，其需要多个并排鳍片以达到更高电流，gaa晶体管的载流能力通过垂直堆叠数个纳米片来增加，栅极材料包裹在沟道周围。纳米片的尺寸可以微缩，以便晶体管的尺寸可以满足所需的特定性能。

3、然而，如同鳍片结构，随着先进制造工艺的发展和更精细特征打印能力不断提高，纳米片的宽度和间距将会下降。到特定时点，纳米片的宽度可能与厚度大致相同，此时它们类似于纳米线。

4、gaa晶体管的制造步骤，首先是生长交替的si和sige外延层的超晶格，这些外延层构成了纳米片的基础。其它关键步骤包括沉积内部电介质间隔物以保护源/漏区并定义栅极宽度，以及用于去除牺牲层的沟道释放蚀刻(channel release etch)。去除牺牲层后留下的空间包括纳米片之间，需要用栅极电介质和金属填充。

技术实现思路

1、本发明的主要目的在于提供一种改良的半导体器件及其制造方法，以解决现有技术的不足和缺点。

2、本发明一方面提供一种半导体器件，包括：衬底，具有第一器件区和与所述第一器件区相邻的第二器件区；第一晶体管，设置在所述第一器件区中，所述第一晶体管包括位于所述衬底上的第一鳍结构，其中，所述第一鳍结构包括第一源极、第一漏极和在所述第一源极和所述第一漏极之间沿第一方向延伸的第一沟道；以及第二晶体管，设置在所述第二器件区中并且在第二方向上与所述第一晶体管间隔开，所述第二晶体管包括位于所述衬底上的第二鳍结构，其中，所述第二鳍结构包括第二源极、第二漏极和在所述第二源极与所述第二漏极之间沿所述第一方向延伸的第二沟道，其中，所述第一鳍结构与所述第二鳍结构被气隙隔开，且所述气隙的纵轴平行所述第一方向。

3、根据本发明实施例，所述气隙沿着所述第一器件区和所述第二器件区之间的边界设置。

4、根据本发明实施例，所述第一器件区是nmos区，并且所述第一晶体管是nmos晶体管。

5、根据本发明实施例，所述第二器件区是pmos区，并且所述第二晶体管是pmos晶体管。

6、根据本发明实施例，所述第一鳍结构包括多个纳米片的第一堆叠，其中各个所述多个纳米片被第一栅极电介质包围。

7、根据本发明实施例，所述第二鳍结构包括多个纳米片的第二堆叠，其中各个所述多个纳米片被第二栅极电介质包围。

8、根据本发明实施例，各个所述多个纳米片由沟道材料形成。

9、根据本发明实施例，所述气隙的内表面覆盖有衬层。

10、根据本发明实施例，所述衬层为氧化硅层。

11、根据本发明实施例，所述气隙与密封的接触孔连通。

12、发明另一方面提供一种形成半导体器件的方法，包括：提供衬底，具有第一器件区和与所述第一器件区相邻的第二器件区；在所述第一器件区中形成第一晶体管，所述第一晶体管包括在所述衬底上的第一鳍结构，其中，所述第一鳍结构包括第一源极、第一漏极和在所述第一源极和所述第一漏极之间沿第一方向延伸的第一沟道；在所述第二器件区域中形成第二晶体管，所述第二晶体管在第二方向上与所述第一晶体管间隔开，所述第二晶体管包括在所述衬底上的第二鳍结构，其中，所述第二鳍结构包括第二源极、第二漏极和在所述第二源极和所述第二漏极之间沿所述第一方向延伸的第二沟道；以及于所述第一鳍结构与所述第二鳍结构之间形成气隙，其中，所述第一鳍结构与所述第二鳍结构被气隙隔开，且所述气隙的纵轴平行所述第一方向。

13、根据本发明实施例，所述气隙沿着所述第一器件区和所述第二器件区之间的边界设置。

14、根据本发明实施例，所述第一器件区是nmos区，并且所述第一晶体管是nmos晶体管。

15、根据本发明实施例，所述第二器件区是pmos区，并且所述第二晶体管是pmos晶体管。

16、根据本发明实施例，所述第一鳍结构包括多个纳米片的第一堆叠，其中各个所述多个纳米片被第一栅极电介质包围。

17、根据本发明实施例，所述第二鳍结构包括多个纳米片的第二堆叠，其中各个所述多个纳米片被第二栅极电介质包围。

18、根据本发明实施例，各个所述多个纳米片由沟道材料形成。

19、根据本发明实施例，所述气隙的内表面覆盖有衬层。

20、根据本发明实施例，所述衬层是氧化硅层。

21、根据本发明实施例，所述气隙与密封的接触孔连通。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述气隙沿着所述第一器件区和所述第二器件区之间的边界设置。

3.根据权利要求1所述的半导体器件，其中，所述第一器件区是nmos区，并且所述第一晶体管是nmos晶体管。

4.根据权利要求3所述的半导体器件，其中，所述第二器件区是pmos区，并且所述第二晶体管是pmos晶体管。

5.根据权利要求1所述的半导体器件，其中，所述第一鳍结构包括多个纳米片的第一堆叠，其中各个所述多个纳米片被第一栅极电介质包围。

6.根据权利要求5所述的半导体器件，其中，所述第二鳍结构包括多个纳米片的第二堆叠，其中各个所述多个纳米片被第二栅极电介质包围。

7.根据权利要求6所述的半导体器件，其中，各个所述多个纳米片由沟道材料形成。

8.根据权利要求1所述的半导体器件，其中，所述气隙的内表面覆盖有衬层。

9.根据权利要求8所述的半导体器件，其中，所述衬层为氧化硅层。

10.根据权利要求1所述的半导体器件，其中，所述气隙与密封的接触孔连通。

11.一种形成半导体器件的方法，包括：

12.根据权利要求11所述的方法，其中，所述气隙沿着所述第一器件区和所述第二器件区之间的边界设置。

13.根据权利要求11所述的方法，其中，所述第一器件区是nmos区，并且所述第一晶体管是nmos晶体管。

14.根据权利要求13所述的方法，其中，所述第二器件区是pmos区，并且所述第二晶体管是pmos晶体管。

15.根据权利要求11所述的方法，其中，所述第一鳍结构包括多个纳米片的第一堆叠，其中各个所述多个纳米片被第一栅极电介质包围。

16.根据权利要求15所述的方法，其中，所述第二鳍结构包括多个纳米片的第二堆叠，其中各个所述多个纳米片被第二栅极电介质包围。

17.根据权利要求16所述的方法，其中，各个所述多个纳米片由沟道材料形成。

18.根据权利要求11所述的方法，其中，所述气隙的内表面覆盖有衬层。

19.根据权利要求18所述的方法，其中，所述衬层是氧化硅层。

20.根据权利要求11所述的方法，其中，所述气隙与密封的接触孔连通。

技术总结
本发明公开一种半导体器件及其制作方法，其中该半导体器件包括第一晶体管和第二晶体管，其中，第一晶体管与第一晶体管间被气隙隔开。第一晶体管包括第一鳍结构，包括第一源极、第一漏极和第一沟道。第二晶体管包括第二鳍结构，包括第二源极、第二漏极和第二沟道。

技术研发人员：杨柏宇
受保护的技术使用者：联华电子股份有限公司
技术研发日：
技术公布日：2024/4/22