本公开涉及半导体,尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术:
1、动态随机存储器(dynamic random access memory,简称dram)是一种高速地、随机地写入和读取数据的半导体存储器,被广泛地应用到数据存储设备或装置中。
2、随着半导体存储器技术的不断发展,半导体存储器的特征尺寸不断缩小,结构布局更加紧凑,半导体存储器的制程中形成的接触孔的深宽比越来越大,在接触孔中形成的接触结构的内部可能存在缝隙,缝隙造成接触结构的电阻增加,影响半导体结构的品质,降低半导体结构的电性能和良率。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供了一种半导体结构的制作方法及半导体结构。
3、本公开的第一方面提供了一种半导体结构的制作方法,所述半导体结构的制作方法包括:
4、提供衬底,所述衬底包括间隔排列的多个有源区以及设置在相邻的所述有源区之间的隔离结构;
5、形成多个掩膜结构,多个所述掩膜结构排列在所述衬底上,暴露出每个所述有源区的中间区域,每个所述掩膜结构包括依次叠置在所述衬底上的第一掩膜层、第二掩膜层和第三掩膜层,在垂直于所述衬底的顶面的截面上,所述第二掩膜层相对于所述第一掩膜层、所述第三掩膜层向内凹陷,在所述第一掩膜层和所述第三掩膜层之间形成凹槽;
6、基于多个所述掩膜结构刻蚀所述衬底,去除被多个所述掩膜结构暴露出的部分所述有源区,在每个所述有源区的所述中间区域形成接触孔,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,所述保护层覆盖被所述第二掩膜层暴露出的所述第一掩膜层;
7、于每个所述接触孔中填充第一材料。
8、其中,形成多个掩膜结构,包括:
9、形成叠层结构,所述叠层结构覆盖所述衬底的顶面,所述叠层结构包括依次堆叠在所述衬底上的第一掩膜材料层、第二掩膜材料层和第三掩膜材料层;
10、依次刻蚀去除部分所述第三掩膜材料层、部分所述第二掩膜材料层和部分第一掩膜材料层,被保留的所述第一掩膜材料层形成所述第一掩膜层、被保留的所述第二掩膜材料层形成第二初始掩膜层、被保留的所述第三掩膜材料层形成所述第三掩膜层,所述第一掩膜层、所述第二初始掩膜层和所述第三掩膜层在所述衬底上形成的投影重合,形成多个初始掩膜结构;
11、刻蚀每个所述初始掩膜结构,自所述第二初始掩膜层的外周面向中心方向,去除部分所述第二初始掩膜层,在所述第一掩膜层和所述第三掩膜层之间形成所述凹槽,所述凹槽暴露出所述第一掩膜层的顶面的周边区域,且所述凹槽暴露出所述第三掩膜层的底面的周边区域,被保留的所述初始掩膜结构形成所述掩膜结构,被保留的所述第二初始掩膜层形成所述第二掩膜层。
12、其中,刻蚀每个所述初始掩膜结构的过程中,所述第二初始掩膜层相对于所述第一掩膜层和所述第三掩膜层具有高刻蚀选择比。
13、其中,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,包括:
14、于反应腔中通入刻蚀气体,所述刻蚀气体在所述反应腔中解离产生多种等离子体,多种所述等离子体撞击所述中间区域,去除被所述掩膜结构暴露出的部分所述有源区,在所述中间区域形成所述接触孔,同时,部分多种所述等离子体反应生成聚合物,所述聚合物附着在所述第三掩膜层的底面的周边区域,自所述第三掩膜层的底面的周边区域向所述第一掩膜层的方向生长,所述聚合物填充所述凹槽形成所述保护层,所述保护层覆盖所述第一掩膜层的顶面的周边区域。
15、其中,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,还包括:
16、控制多种所述等离子体的撞击速度以及多种所述等离子体反应生成所述聚合物的速度,以使在所述第三掩膜层的侧壁上形成所述聚合物的速度和所述等离子体撞击去除所述聚合物的速度相同。
17、其中,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,还包括:
18、自所述第二掩膜层的外周面向中心方向,向多种所述等离子体施加偏压,在偏压作用下多种所述等离子体同时到达所述第三掩膜层的底面的周边区域,反应生成所述聚合物。
19、其中,多种所述等离子体至少包括碳等离子体和氧等离子体。
20、其中,多种所述等离子体还包括氟等离子体和氯等离子体。
21、其中,所述聚合物的分子式为cxoyfzclα,其中x,y,z,α分别为每种元素对应的原子数,1≤x,y,z,α≤6。
22、其中,于所述接触孔中填充第一材料,包括:
23、去除所述第三掩膜层和所述保护层;
24、沉积所述第一材料形成第一材料层,所述第一材料层填充所述接触孔并覆盖所述第一掩膜层和所述第二掩膜层;
25、回刻所述第一材料层,并去除所述第二掩膜层,每个所述接触孔中被保留的所述第一材料层形成接触结构。
26、其中,所述第一掩膜层包括所述第一材料,所述第一材料层和所述第一掩膜层相连。
27、其中,每个所述掩膜结构覆盖相邻的两个所述有源区的部分顶面以及位于相邻的两个所述有源区之间的所述隔离结构的部分顶面。
28、其中,每个所述有源区包括沿第一方向依次排列的源区、所述中间区域和漏区,每个所述掩膜结构覆盖相邻的两个所述有源区之一所述有源区的所述源区或漏区,以及另一所述有源区的所述漏区或所述源区。
29、其中,每个所述有源区在第二方向上的宽度为第一宽度,位于相邻的两个所述有源区之间的所述隔离结构在所述第二方向上的宽度为第二宽度,每个所述掩膜结构在所述衬底上形成的投影在所述第二方向上的宽度为第三宽度,所述第一方向和所述第二方向相交;
30、2l1+l2<l3<2l1+3l2
31、其中,l1为所述第一宽度,l2为所述第二宽度,l3为所述第三宽度。
32、本公开的第二方面提供了一种半导体结构,所述半导体结构根据本公开的第一方面提供的半导体结构的制作方法制作得到。
33、本公开提供的半导体结构的制作方法及半导体结构中,在掩膜结构的外周形成自掩膜结构的周面向中心方向凹陷的凹槽,在刻蚀形成接触孔的过程中,刻蚀产物在凹槽中形成保护层,保护层用于避免掩膜结构被刻蚀损伤,确保刻蚀过程中掩膜结构的尺寸不发生变化,从而避免过刻蚀导致接触孔尺寸增大。
34、在阅读并理解了附图和详细描述后,可以明白其它方面。
1.一种半导体结构的制作方法,其特征在于,所述半导体结构的制作方法包括:
2.根据权利要求1所述的半导体结构的制作方法,其特征在于,形成多个掩膜结构,包括:
3.根据权利要求2所述的半导体结构的制作方法,其特征在于,刻蚀每个所述初始掩膜结构的过程中,所述第二初始掩膜层相对于所述第一掩膜层和所述第三掩膜层具有高刻蚀选择比。
4.根据权利要求1所述的半导体结构的制作方法,其特征在于,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,包括:
5.根据权利要求4所述的半导体结构的制作方法,其特征在于,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,还包括:
6.根据权利要求4所述的半导体结构的制作方法,其特征在于,基于多个所述掩膜结构刻蚀所述衬底,同时,在刻蚀所述衬底的过程中,在所述凹槽中形成保护层,还包括:
7.根据权利要求4所述的半导体结构的制作方法,其特征在于,多种所述等离子体至少包括碳等离子体和氧等离子体。
8.根据权利要求7所述的半导体结构的制作方法,其特征在于,多种所述等离子体还包括氟等离子体和氯等离子体。
9.根据权利要求8所述的半导体结构的制作方法,其特征在于,所述聚合物的分子式为cxoyfzclα,其中x,y,z,α分别为每种元素对应的原子数,1≤x,y,z,α≤6。
10.根据权利要求1所述的半导体结构的制作方法,其特征在于,于所述接触孔中填充第一材料,包括:
11.根据权利要求10所述的半导体结构的制作方法,其特征在于,所述第一掩膜层包括所述第一材料,所述第一材料层和所述第一掩膜层相连。
12.根据权利要求1所述的半导体结构的制作方法,其特征在于,每个所述掩膜结构覆盖相邻的两个所述有源区的部分顶面以及位于相邻的两个所述有源区之间的所述隔离结构的部分顶面。
13.根据权利要求12所述的半导体结构的制作方法,其特征在于,每个所述有源区包括沿第一方向依次排列的源区、所述中间区域和漏区,每个所述掩膜结构覆盖相邻的两个所述有源区之一所述有源区的所述源区或漏区,以及另一所述有源区的所述漏区或所述源区。
14.根据权利要求13所述的半导体结构的制作方法,其特征在于,每个所述有源区在第二方向上的宽度为第一宽度,位于相邻的两个所述有源区之间的所述隔离结构在所述第二方向上的宽度为第二宽度,每个所述掩膜结构在所述衬底上形成的投影在所述第二方向上的宽度为第三宽度,所述第一方向和所述第二方向相交;
15.一种半导体结构,其特征在于,所述半导体结构根据上述权利要求1~14中任一项所述的半导体结构的制作方法制作得到。