半导体衬底处理设备的制作方法

本发明总体涉及一种半导体衬底处理设备。

背景技术：

1、在半导体衬底处理设备中，比如立式分批炉、原子层沉积(ald)设备等，可以在处理室中通过在所述晶片上沉积一层沉积材料来处理晶片。晶片可以装载在晶片舟中，该晶片舟可以容纳多个间隔开的晶片。装载有晶片的晶片舟可以放置在处理室中进行处理。材料在晶片舟内的晶片上的均匀沉积对于获得高质量的晶片可能是重要的。已知的问题可能是沉积材料在晶片外边缘附近(即晶片的外边缘区域中)的积聚，使得所述外边缘区域中的层比晶片上的其他地方厚。这种边缘效应会降低晶片的质量，并且会减小晶片的有效面积。此外，包含支撑晶片的狭槽的晶片舟的支柱可能会干扰沉积过程，使得邻近支柱沉积在晶片上的层厚度可能不同于更远离支柱的晶片部分的层厚度。

2、众所周知，在晶片上方的晶片舟的狭槽中放置屏蔽环，其中屏蔽环保护晶片的外边缘区域免受多余的沉积。

技术实现思路

1、提供本
技术实现要素：
是为了以简化的形式介绍一些概念。这些概念在以下公开的示例实施例的详细描述中被进一步详细描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

2、可以认识到，在使用屏蔽环的已知衬底处理设备中，沉积材料仍聚集在晶片的外边缘区域附近并沉积在其上。

3、目的是提供一种半导体处理设备，其中晶片外边缘区域上沉积材料的积聚少于已知的半导体处理设备。

4、为此，可以提供一种半导体衬底处理设备。半导体衬底处理设备可以包括处理室、晶片舟和多个晶片支撑件。处理室可以配置用于批量处理多个晶片。该处理可以包括在多个晶片中的每个晶片上沉积层。晶片舟可以配置为容纳多个晶片，并且可以容纳在处理室中。晶片舟可以包括至少两个晶片舟支柱。每个晶片舟支柱可以包括多个狭槽。多个晶片支撑件中的每个晶片支撑件可以包括支撑区域和凸缘。支撑区域可以配置为支撑多个晶片中的晶片的至少周向边缘。凸缘可以周向围绕支撑区域。凸缘可以容纳在狭槽中并由狭槽支撑。凸缘可以具有在多个晶片中的晶片的周向边缘和晶片舟的晶片舟支柱之间产生距离的宽度。该距离可以使得晶片舟支柱基本不影响在晶片处理期间沉积在晶片上的层的层厚度。

5、还可以提供另一种半导体衬底处理设备。半导体衬底处理设备可以包括处理室、晶片舟和屏蔽环。处理室可以配置用于批量处理多个晶片。处理可以包括在多个晶片中的每个晶片上沉积层。晶片舟可以配置为容纳多个晶片，并且可以容纳在处理室中。晶片舟可以包括至少两个晶片舟支柱。每个晶片舟支柱可以包括多个狭槽。屏蔽环可以配置成支撑在相关晶片上方的晶片舟支柱的狭槽中。屏蔽环可以屏蔽相关晶片上表面的周向外边缘区域。周向外边缘区域可以是环形的，具有径向宽度，并且沿着晶片的周向边缘周向地延伸。屏蔽环的表面部分可以限定标称表面积，其是表面部分平坦时的表面积。表面部分具有可以提供增强表面积的表面结构。增强表面积比可以由具有表面结构的表面部分的增强表面积除以标称表面积来定义。增强表面积比高于1.5。

6、为了总结本发明和相对于现有技术实现的优点，上面已经描述了本发明的某些目的和优点。当然，应该理解，根据本发明的任何特定实施例，不一定可以实现所有这些目的或优点。因此，例如，本领域技术人员将认识到，本发明可以实现或优化本文教导或建议的一个优点或一组优点的方式实施或执行，而不必实现本文教导或建议的其他目的或优点。

7、在从属权利要求中要求保护各种实施例，将参考附图中所示的示例进一步阐明这些实施例。这些实施例可以组合或者可以彼此分开应用。

8、所有这些实施例都在这里公开的本发明的范围内。从下面参照附图对某些实施例的详细描述中，这些和其他实施例对于本领域技术人员来说将变得显而易见，本发明不限于所公开的任何特定实施例。

技术特征：

1.一种半导体衬底处理设备(10)，包括：

2.根据权利要求1所述的半导体衬底处理设备，其中，在晶片(90)的周向边缘(92)和晶片舟支柱(16)之间产生距离的凸缘(24)的宽度在5和35mm之间的范围内，优选在10和25mm之间，更优选基本为15mm。

3.根据权利要求1或2所述的半导体衬底处理设备，其中，所述晶片(90)的周向边缘(92)和晶片舟支柱(16)之间的距离(28)在5和35mm之间的范围内，优选在10和25mm之间，更优选基本为10mm。

4.根据权利要求1所述的半导体衬底处理设备，其中，所述支撑区域(22)是封闭的，使得晶片支撑件(20)基本是板形的，并且能够支撑晶片(90)的整个底表面(98)。

5.根据权利要求1所述的半导体衬底处理设备，其中，所述支撑区域(22)包括中心开口(30)，使得晶片支撑件(20)基本是环形的。

6.根据权利要求1所述的半导体衬底处理设备，其中，具有晶片(90)的晶片支撑件(20)可从晶片舟(14)移除。

7.根据权利要求1所述的半导体衬底处理设备，其中，所述晶片支撑件(20)包括形成晶片抓持边缘(25’)的加厚边缘部分(25)。

8.一种半导体衬底处理设备(10)，包括：

9.根据权利要求8所述的半导体衬底处理设备，其中，具有增强表面积(68)的屏蔽环(62)的表面部分专门包括屏蔽环(62)的上表面(64)。

10.根据权利要求8所述的半导体衬底处理设备，其中，具有增强表面积(68)的屏蔽环(62)的表面部分专门包括屏蔽环(62)的下表面(65)。

11.根据权利要求8所述的半导体衬底处理设备，其中，具有增强表面积(68)的屏蔽环(62)的表面部分(64、65)包括屏蔽环(62)的上表面(64)和下表面(65)。

12.根据权利要求8所述的半导体衬底处理设备，其中，所述表面结构(70)包括提供粗糙度的涂层。

13.根据权利要求8所述的半导体衬底处理设备，其中，所述屏蔽环(62)由建筑材料制成，其中表面结构(70)包括在建筑材料中提供的几何形状。

14.根据权利要求8所述的半导体衬底处理设备，其中，具有增强表面积(68)的表面部分(64、65)包括含有二氧化硅(sio2)的涂层。

15.根据权利要求8所述的半导体衬底处理设备，其中，所述屏蔽环(62)的具有增强表面积(68)的至少表面部分(64、65)包括多孔材料。

16.根据权利要求8所述的半导体衬底处理设备，其中，所述屏蔽环(92)的径向宽度被选择成使得被屏蔽环(92)屏蔽的周向外边缘区域(94)具有在10mm到30mm范围内的宽度。

17.根据权利要求8所述的半导体衬底处理设备，其中，所述屏蔽环(62)是晶片支撑件(20)，该晶片支撑件(20)包括：

18.根据权利要求17所述的半导体衬底处理设备，其中，所述晶片支撑件(20)包括形成晶片抓持边缘(25’)的加厚边缘部分(25)。

19.根据权利要求8所述的半导体衬底处理设备，其中，所述屏蔽环(62)容纳在屏蔽环狭槽(58)中的晶片舟(54)中的晶片(90)之间，屏蔽环狭槽(58)位于配置成容纳晶片舟(54)中的晶片(90)的晶片狭槽(60)之间。

技术总结
一种半导体衬底处理设备，包括处理室、晶片舟和多个晶片支撑件。晶片舟配置为容纳多个晶片，并且可容纳在处理室中，用于在每个晶片上沉积层。晶片舟包括至少两个晶片舟支柱，其中每个晶片舟支柱包括多个狭槽。每个晶片支撑件包括配置为支撑晶片的至少周向边缘的支撑区域，以及周向围绕支撑区域的凸缘。凸缘可容纳在狭槽中并由狭槽支撑，并且具有在晶片的周向边缘和晶片舟支柱之间产生距离的宽度。该距离使得晶片舟支柱基本不影响在晶片处理期间沉积在晶片上的层的层厚度。

技术研发人员：T.G.M.奥斯特拉肯,D.皮埃罗
受保护的技术使用者：ASM IP私人控股有限公司
技术研发日：
技术公布日：2024/1/12