包括中介层的半导体封装的制作方法

本发明构思涉及半导体封装及制造半导体封装的方法。

背景技术：

1、对具有增强功能的半导体器件的需求增加。为了满足消费者的性能和价格需求，半导体元件的集成化和小型化程度已经提高。这种集成化和小型化的提高已经增加了对可以实现具有高存储带宽的系统的半导体封装的需求。由于存储带宽可能与数据传输速度和数据传输线的数量成比例，因此可以通过增加存储操作速度或通过增加数据传输线的数量来增加存储带宽。

技术实现思路

1、本发明构思提供一种具有结构可靠性和连接可靠性的中介层，以及包括该中介层的半导体封装。

2、根据本发明构思的一个方面，提供了一种半导体封装。根据本发明构思的半导体封装包括：中介层，包括基底层和穿透基底层的多个贯穿电极；至少一个堆叠结构，附接到中介层，该至少一个堆叠结构包括第一半导体芯片、顺序地堆叠在第一半导体芯片上的多个第二半导体芯片、以及在多个第二半导体芯片的侧表面上的芯片模制层；多个第三半导体芯片，与至少一个堆叠结构相邻地附接到中介层；以及封装模制层，围绕至少一个堆叠结构和多个第三半导体芯片延伸，其中，多个第三半导体芯片包括第一芯片组和第二芯片组，并且至少一个堆叠结构在第一芯片组和第二芯片组之间。

3、根据本发明构思的半导体封装包括：中介层，包括基底层和穿透基底层的多个贯穿电极，该基底层包括硅，并且该中介层包括在第一方向上彼此相对的一对第一边缘、以及在与第一方向正交的第二方向上彼此相对的一对第二边缘；堆叠结构组，附接到中介层，该堆叠结构组包括多个堆叠结构，每个堆叠结构包括第一半导体芯片、顺序地堆叠在第一半导体芯片上的多个第二半导体芯片、以及在多个第二半导体芯片的侧表面上的芯片模制层；多个第三半导体芯片，与堆叠结构组相邻地附接到中介层；以及封装模制层，在中介层上，该封装模制层围绕堆叠结构组和多个第三半导体芯片延伸，以与芯片模制层形成模制界面，其中，多个第三半导体芯片包括沿着一个第一边缘布置成行的第一芯片组、以及沿着另一第一边缘布置成行的第二芯片组，并且其中，堆叠结构组与每个第一边缘间隔开。

4、根据本发明构思的半导体封装包括：封装基底衬底；硅中介层，附接到封装基底衬底，该硅中介层包括基底层和穿透基底层的多个贯穿电极，并且具有在第一方向上彼此相对的一对第一边缘、以及在与第一方向正交的第二方向上彼此相对的一对第二边缘；堆叠结构组，附接到硅中介层，该堆叠结构组包括多个堆叠结构，每个堆叠结构包括第一半导体芯片、多个第二半导体芯片和芯片模制层，该第一半导体芯片包括第一半导体衬底和穿透第一半导体衬底的多个第一贯穿电极，该多个第二半导体芯片顺序地堆叠在第一半导体芯片上，并且包括第二半导体衬底和穿透第二半导体衬底并电连接到多个第一贯穿电极的多个第二贯穿电极，该芯片模制层在第一半导体芯片的上表面和多个第二半导体芯片的侧表面上；多个第三半导体芯片，与堆叠结构组相邻地附接到硅中介层；以及封装模制层，在硅中介层上，该封装模制层围绕堆叠结构组和多个第三半导体芯片延伸，以与芯片模制层形成模制界面，其中，多个第三半导体芯片包括沿着一个第一边缘布置成行的第一芯片组、以及沿着另一第一边缘布置成行的第二芯片组，并且其中，堆叠结构组与每个第一边缘间隔开，芯片模制层具有在第二方向上从多个第二半导体芯片的侧表面开始的第一厚度，并且封装模制层具有在第二方向上是第一厚度的至少两倍的第二厚度，并且堆叠结构组的与一个第二边缘相邻的侧表面不比第三半导体芯片的与该一个第二边缘相邻的侧表面更靠近该一个第二边缘。

技术特征：

1.一种半导体封装，包括：

2.根据权利要求1所述的半导体封装，其中，所述中介层包括在第一方向上彼此相对的一对第一边缘、以及在与所述第一方向正交的第二方向上彼此相对的一对第二边缘，

3.根据权利要求2所述的半导体封装，其中，所述第一芯片组包括至少两个不同的半导体芯片，并且所述第二芯片组包括至少两个不同的半导体芯片，并且

4.根据权利要求2所述的半导体封装，其中，所述多个第三半导体芯片包括至少两个具有多个功能块的主半导体芯片和至少一个具有一个功能块的芯粒。

5.根据权利要求4所述的半导体封装，其中，所述第一芯片组中的至少一个芯粒和所述第二芯片组中的至少一个芯粒与所述第二边缘中的同一第二边缘相邻。

6.根据权利要求4所述的半导体封装，其中，所述第一芯片组中的至少一个芯粒与所述第二边缘中的一个第二边缘相邻，并且所述第二芯片组中的至少一个芯粒与所述第二边缘中的另一第二边缘相邻。

7.根据权利要求2所述的半导体封装，其中，所述至少一个堆叠结构的与所述第二边缘中的一个第二边缘相邻的侧表面不比第三半导体芯片的与所述第二边缘中的所述一个第二边缘相邻的侧表面更靠近所述第二边缘中的所述一个第二边缘。

8.根据权利要求7所述的半导体封装，其中，所述至少一个堆叠结构的所述侧表面和所述第三半导体芯片的所述侧表面与所述第二边缘中的所述一个第二边缘等距。

9.根据权利要求7所述的半导体封装，其中，所述第三半导体芯片的所述侧表面和所述至少一个堆叠结构的所述侧表面与所述第二边缘中的所述一个第二边缘不等距。

10.根据权利要求1所述的半导体封装，其中，所述第一芯片组、所述第二芯片组和所述至少一个堆叠结构中的每一个都具有矩形的占用面积。

11.一种半导体封装，包括：

12.根据权利要求11所述的半导体封装，其中，所述第一芯片组、所述堆叠结构组和所述第二芯片组沿所述第一方向顺序地布置。

13.根据权利要求11所述的半导体封装，其中，所述模制界面不比所述第三半导体芯片的与所述第二边缘中的一个第二边缘相邻的侧表面更靠近所述第二边缘中的所述一个第二边缘。

14.根据权利要求11所述的半导体封装，其中，所述芯片模制层具有在所述第二方向上从所述多个第二半导体芯片的侧表面开始的第一厚度，并且

15.根据权利要求14所述的半导体封装，其中，所述封装模制层具有在所述第二方向上从所述堆叠结构组的侧表面到所述第二边缘中的一个第二边缘的第三厚度，

16.根据权利要求11所述的半导体封装，其中，所述多个第三半导体芯片包括具有多个功能块的主半导体芯片和具有一个功能块的芯粒，

17.根据权利要求16所述的半导体封装，其中，所述第一芯片组包括与所述第二边缘中的一个第二边缘相邻的虚设芯片、以及与所述第二边缘中的另一第二边缘相邻的芯粒，

18.一种半导体封装，包括：

19.根据权利要求18所述的半导体封装，其中，所述第一半导体芯片是hbm控制管芯，所述第二半导体芯片是dram管芯，并且

20.根据权利要求18所述的半导体封装，其中，所述第一厚度为约150μm至约400μm，并且

技术总结
一种半导体封装，包括：中介层，包括基底层和穿透基底层的多个中介层贯穿电极；至少一个堆叠结构，附接到中介层，并且包括第一半导体芯片、顺序地堆叠在第一半导体芯片上的多个第二半导体芯片、以及在多个第二半导体芯片的侧表面上的芯片模制层；多个第三半导体芯片，与至少一个堆叠结构相邻地附接到中介层；以及封装模制层，在中介层上围绕至少一个堆叠结构和多个第三半导体芯片延伸。

技术研发人员：南秀铉,柳慧桢
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/13