本公开的实施例属于集成电路结构和处理的领域,具体而言,属于具有包括再生长中心部分的源极或漏极结构的全环栅集成电路结构,以及制造具有包括再生长中心部分的源极或漏极结构的全环栅集成电路结构的方法。
背景技术:
1、过去几十年来,集成电路中特征的缩小已经成为日益增长的半导体工业背后的驱动力。缩小到越来越小的特征实现了半导体芯片的有限占有区域上的功能单元的密度增大。例如,收缩晶体管尺寸允许在芯片上包含数量增大的存储器或逻辑器件,导致制造出具有增大容量的产品。然而,对于越来越大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。
2、在集成电路器件的制造中,随着器件尺寸不断缩小,诸如三栅极晶体管的多栅晶体管已经变得更加普遍。在传统工艺中,通常在体硅衬底或绝缘体上硅衬底上制造三栅极晶体管。在一些情况下,优选体硅衬底,因为它们的成本较低,并且因为它们能够实现不太复杂的三栅极制造工艺。在另一方面,当微电子器件尺寸缩小到10纳米(nm)节点以下时,保持迁移率的改善和短沟道控制在器件制造方面提出了挑战。用于制造器件的纳米线提供了改进的短沟道控制。
3、然而,缩小多栅和纳米线晶体管并非没有后果。随着微电子电路的这些基本构建块的尺寸减小,以及随着在给定区域中制造的基本构建块的绝对数量增加,对用于图案化这些构建块的光刻工艺的约束已变得是压倒性的。特别地,在半导体堆叠体中图案化的特征的最小尺寸(临界尺寸)与这些特征之间的间隔之间可能存在折衷。
技术实现思路
1.一种集成电路结构,包括:
2.根据权利要求1所述的集成电路结构,其中,所述中心部分具有与所述外部部分的最上部表面共面的最上部表面。
3.根据权利要求1或2所述的集成电路结构,其中,所述中心部分和所述外部部分包括相同的半导体材料。
4.根据权利要求1或2所述的集成电路结构,其中,所述纳米线的垂直布置包括硅,并且所述第一外延源极或漏极结构和所述第二外延源极或漏极结构包括硅和锗。
5.根据权利要求1或2所述的集成电路结构,其中,所述纳米线的垂直布置包括硅和锗,并且所述第一外延源极或漏极结构和所述第二外延源极或漏极结构包括硅和锗。
6.一种集成电路结构,包括:
7.根据权利要求6所述的集成电路结构,其中,所述中心部分具有与所述外部部分的最上部表面共面的最上部表面。
8.根据权利要求6或7所述的集成电路结构,其中,所述中心部分和所述外部部分包括相同的半导体材料。
9.根据权利要求6或7所述的集成电路结构,其中,所述鳍状物包括硅,并且所述第一外延源极或漏极结构和所述第二外延源极或漏极结构包括硅和锗。
10.根据权利要求6或7所述的集成电路结构,其中,所述鳍状物包括硅和锗,并且所述第一外延源极或漏极结构和所述第二外延源极或漏极结构包括硅和锗。
11.一种计算设备,包括:
12.根据权利要求11所述的计算设备,还包括:
13.根据权利要求11或12所述的计算设备,还包括:
14.根据权利要求11或12所述的计算设备,还包括:
15.根据权利要求11或12所述的计算设备,其中,所述部件是封装的集成电路管芯。
16.一种计算设备,包括:
17.根据权利要求16所述的计算设备,还包括:
18.根据权利要求16或17所述的计算设备,还包括:
19.根据权利要求16或17所述的计算设备,还包括:
20.根据权利要求16或17所述的计算设备,其中,所述部件是封装的集成电路管芯。