电子封装件及其制法的制作方法

本发明涉及一种半导体封装结构及其工艺，尤其涉及一种可提升封装可靠度的电子封装件及其制法。

背景技术：

1、随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装结构微型化(miniaturization)的封装需求，发展出晶片级封装(wafer levelpackaging，简称wlp)或芯片级封装(chip scale package，简称csp)的技术。

2、图1a为现有csp半导体封装件的剖面示意图。如图1a所示，该半导体封装件1的工艺中，通过于一承载件(图略)上形成一铜垫10与多个电性接触垫11，再于该铜垫10上涂布粘胶13以将半导体芯片12粘固于该铜垫10上，且于多个所述电性接触垫11上形成导电柱14；接着，以封装层15包覆该半导体芯片12、铜垫10、电性接触垫11及导电柱14；之后，于该封装层15上形成一线路结构16，以令该线路结构16电性连接该导电柱14及半导体芯片12；最后，移除该承载件。

3、然而，现有半导体封装件1中，该粘胶13位于该铜垫10与该半导体芯片12之间，又因该铜垫10与该半导体芯片12属于不同材质的硬性构材，而该粘胶13属于软性构材，故于工艺的热胀冷缩下，该粘胶13的上、下两侧的结合性容易产生单方向异常，致使该铜垫10与该粘胶13之间的粘合性不佳，故该半导体芯片12容易在粘胶13的结合性较弱的连接界面发生偏位，甚至脱落，导致该半导体封装件1发生可靠度问题。

4、再者，业界遂于该铜垫10的全部顶表面上形成如其它金属材(如电镀镍金、电镀银或化学沉积非铜的金属材等)的强化层18，如图1b所示，以强化其与该粘胶13的结合，但却使该粘胶13于该半导体芯片12侧的粘性相对较弱，导致该半导体芯片12与该粘胶13之间发生可靠度问题(例如，于冷热冲击工艺下，该半导体芯片12与该粘胶13之间发生分离)，且增加该强化层18将提高生产成本。

5、因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

技术实现思路

1、鉴于上述现有技术的种种缺陷，本发明的目的在于提供一种电子封装件及其制法，能提高该电子封装件的封装可靠度。

2、本发明的电子封装件，包括：一图案化金属层，其包括至少一功能垫及一第一线路层；一表面处理层，其设于该功能垫的部分表面上；一结合层，其设于于该功能垫及该表面处理层上；一电子元件，其设于该结合层上，借由该结合层结合于该功能垫及该表面处理层上，且该电子元件设有多个电性连接垫；一封装层，其包覆该电子元件与该图案化金属层，并使部分的该第一线路层的底侧的表面外露于该封装层以作为外接垫；以及一增层线路结构，其与该封装层结合并电性连接该电子元件的该电性连接垫及该第一线路层。

3、前述的电子封装件中，该表面处理层均匀或非均匀分布于该功能垫的部分表面上。

4、前述的电子封装件中，该功能垫与该表面处理层为不同的金属材质。

5、前述的电子封装件中，该结合层为导电粘胶或绝缘粘胶。

6、前述的电子封装件中，该增层线路结构借由扇出导电体电性连接该电子元件的该电性连接垫。例如，该扇出导电体形成为适应于该电子元件的电性连接垫的几何形状的柱体。

7、本发明还提供一种电子封装件的制法，包括：提供一至少具有金属表面的承载件；于该承载件上以图案化曝光显影方式电镀形成一图案化金属层，其中，该图案化金属层包括有至少一功能垫及一第一线路层；于该功能垫的部分表面上形成表面处理层；于该功能垫及该表面处理层上形成一结合层；于该结合层上接置一电子元件，其中，该电子元件具有多个电性连接垫；于部分的该第一线路层上以图案化曝光显影方式形成多个导电柱；以封装层包覆该电子元件及该多个导电柱；于该封装层上以图案化曝光显影方式电镀形成一第二线路层，以令该第二线路层电性连接该电子元件及该多个导电柱；以及移除该承载件，以露出部分的该第一线路层的底侧的表面作为外接垫。

8、前述的制法中，该表面处理层为均匀或非均匀分布形成于该功能垫的部分表面上。

9、前述的制法中，该功能垫与该表面处理层为不同的金属材质。

10、前述的制法中，还包括于形成该多个导电柱时，同步于该电子元件的电性连接垫上形成柱状的扇出导电体。例如，该扇出导电体为适应于该电子元件的电性连接垫的几何形状的柱体。

11、前述的制法中，还包括于形成该封装层后，以激光开孔露出该电子元件的该电性连接垫，且于后续形成该第二线路层时，同步形成导电盲孔，以令该导电盲孔电性连接该第二线路层与该电子元件的该电性连接垫。

12、由上可知，本发明电子封装件及其制法，主要借由于该功能垫的部分表面上形成表面处理层，使该结合层能接触两种不同材质(该表面处理层与该功能垫)，故相较于现有技术，本发明的电子封装件于经过冷热冲击时，其表面处理层具备缓冲效果，因而能提高该电子封装件的可靠度。

13、再者，相较于现有铜垫顶表面上全面涂布强化层，本发明的制法仅于功能垫的部分表面上形成表面处理层，因而能降低生产成本。

技术特征：

1.一种电子封装件，包括：

2.如权利要求1所述的电子封装件，其中，该表面处理层为均匀或非均匀分布于该功能垫的部分表面上。

3.如权利要求1所述的电子封装件，其中，该功能垫与该表面处理层为不同的金属材质。

4.如权利要求1所述的电子封装件，其中，该结合层为导电粘胶或绝缘粘胶。

5.如权利要求1所述的电子封装件，其中，该增层线路结构借由扇出导电体电性连接该电子元件的该电性连接垫。

6.如权利要求5所述的电子封装件，其中，该扇出导电体形成为适应于该电子元件的电性连接垫的几何形状的柱体。

7.一种电子封装件的制法，包括：

8.如权利要求7所述的电子封装件的制法，其中，该表面处理层为均匀或非均匀分布形成于该功能垫的部分表面上。

9.如权利要求7所述的电子封装件的制法，其中，该功能垫与该表面处理层为不同的金属材质。

10.如权利要求7所述的电子封装件的制法，其中，该制法还包括于形成该多个导电柱时，同步于该电子元件的电性连接垫上形成柱状的扇出导电体。

11.如权利要求10所述的电子封装件的制法，其中，该扇出导电体为适应于该电子元件的电性连接垫的几何形状的柱体。

12.如权利要求7所述的电子封装件的制法，其中，该制法还包括于形成该封装层后，以激光开孔露出该电子元件的该电性连接垫，且于后续形成该第二线路层时，同步形成导电盲孔，以令该导电盲孔电性连接该第二线路层与该电子元件的该电性连接垫。。

技术总结
一种电子封装件及其制法，包括于功能垫的部分表面上形成表面处理层，以令电子元件借由结合层接触并结合于该功能垫及表面处理层上，使本发明的电子封装件于经过冷热冲击时，其表面处理层具备缓冲效果，因而能提高该电子封装件的封装可靠度。

技术研发人员：陈文彰,许哲玮
受保护的技术使用者：恒劲科技股份有限公司
技术研发日：
技术公布日：2024/1/13