具有金属屏蔽层的芯片封装的制作方法

本技术涉及一种芯片封装，尤其是指一种具有金属屏蔽层的芯片封装。

背景技术：

1、5g技术或未来6g技术陆续地应用或设计于各个电子产品上，各个电子产品免不了要使用芯片封装产品，然而，电子产品中的芯片封装产品的芯片或内部线路有受到来自外界的电磁干扰(emi，electromagnetic interference)或光干扰的问题，当芯片或内部线路受到干扰时，容易造成电子产品产生运行不良或故障等问题，导致现有的芯片封装产品的信赖度降低。

2、可想而之，电子产品若应用在交通或医疗领域上更会有人身安全的问题，因此必须改善现有芯片封装的芯片或内部线路因外界的电磁干扰或光干扰而导致产品运行不良或故障的问题。

3、因此，一种防止芯片或内部线路有受到来自外界的电磁干扰或光干扰的具有金属屏蔽层的芯片封装，为目前相关产业所迫切期待。

技术实现思路

1、本实用新型的主要目的在于提供一种具有金属屏蔽层的芯片封装，其中该芯片封装包含一芯片、一重布线层及一金属屏蔽层；其中该芯片具有一第一表面及一相对于该第一表面的第二表面；其中该重布线层具有至少一导接线路以与该芯片的至少一晶垫对应电性连接，且各导接线路具有至少一焊垫外露于该重布线层的一表面以对外电性连接；其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上，供用以防止该芯片及各导接线路受到来自外界的电磁或光的干扰，并以此增进该芯片封装的结构强度，有效地解决现有芯片封装的芯片或内部线路有受到来自外界的电磁干扰(emi，electromagnetic interference)或光干扰的问题。

2、为达成上述目的，本实用新型提供一种具有金属屏蔽层的芯片封装，该芯片封装包含一芯片、一重布线层(rdl，redistribution layer)及一金属屏蔽层；其中该芯片具有一第一表面及一相对于该第一表面的第二表面，该第一表面上设有至少一晶垫(die pad)及至少一芯片保护层，其中该芯片是由一晶圆上所分割下来形成；其中该重布线层是设在该芯片的该至少一芯片保护层的一表面上，该重布线层具有至少一导接线路以与该芯片的该至少一晶垫对应电性连接，且该至少一导接线路具有至少一焊垫(pad)，该至少一焊垫外露于重布线层的一表面以对外电性连接；其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上，供用以防止该芯片及该至少一导接线路受到来自外界的电磁或光的干扰，并以此增进该芯片封装的结构强度，以利于提升产品的信赖度及市场竞争力。

3、在本实用新型一较佳实施例中，该金属屏蔽层进一步是由银(ag)胶材料所制成。

4、在本实用新型一较佳实施例中，该金属屏蔽层进一步具有一表面及一相对于该金属屏蔽层的该表面的背面，该金属屏蔽层的该表面上设有该芯片，该金属屏蔽层的该背面上进一步设有一底护层。

5、在本实用新型一较佳实施例中，该底护层进一步是由镍(ni)或金(au)金属材料所制成。

6、在本实用新型一较佳实施例中，该重布线层进一步包含至少一第一介电层、至少一第二介电层及至少一绝缘层；其中该至少一第一介电层是覆设于该芯片的该至少一芯片保护层的该表面上，且该至少一第一介电层上形成有至少一第一凹槽，使该至少一晶垫能由该至少一第一凹槽对外露出；其中该至少一第二介电层是覆设于该至少一第一介电层的一表面上，且该至少一第二介电层上形成有至少一第二凹槽，该至少一第二凹槽与该至少一第一介电层的该至少一第一凹槽相通；其中该至少一导接线路进一步是由一金属膏平整地填满在该至少一第一凹槽及该至少一第二凹槽内所构成，使该至少一晶垫以此能与该至少一导接线路电性连接；其中该至少一绝缘层是设在该至少一第二介电层的一表面及该至少一导接线路的该表面上，且该至少一绝缘层具有一开口供该至少一导接线路的该至少一焊垫对外露出。

7、在本实用新型一较佳实施例中，该至少一绝缘层的该开口上进一步设有至少一锡球，使该至少一导接线路上的该至少一焊垫能通过该至少一锡球对外电性连接。

8、在本实用新型一较佳实施例中，该至少一导接线路进一步是由银(ag)胶材料所制成。

9、在本实用新型一较佳实施例中，该至少一导接线路上进一步包含一凸块，该凸块是由镍(ni)或金(au)金属材料所制成。

技术特征：

1.一种具有金属屏蔽层的芯片封装，其特征在于，包含：

2.如权利要求1所述的芯片封装，其特征在于，该金属屏蔽层进一步是由银胶材料所制成。

3.如权利要求1所述的芯片封装，其特征在于，该金属屏蔽层进一步具有一表面及一相对于该金属屏蔽层的该表面的背面，该金属屏蔽层的该表面上设有该芯片，该金属屏蔽层的该背面上进一步设有一底护层。

4.如权利要求3所述的芯片封装，其特征在于，该底护层进一步是由镍或金金属材料所制成。

5.如权利要求1所述的芯片封装，其特征在于，该重布线层进一步包含至少一第一介电层、至少一第二介电层及至少一绝缘层；其中该至少一第一介电层是覆设于该芯片的该至少一芯片保护层的该表面上，且该至少一第一介电层上形成有至少一第一凹槽，使该至少一晶垫能够由该至少一第一凹槽对外露出；其中该至少一第二介电层是覆设于该至少一第一介电层的一表面上，且该至少一第二介电层上形成有至少一第二凹槽，该至少一第二凹槽与该至少一第一介电层的该至少一第一凹槽相通；其中该至少一导接线路进一步是由一金属膏平整地填满在该至少一第一凹槽及该至少一第二凹槽内所构成，使该至少一晶垫以此能够与该至少一导接线路电性连接；其中该至少一绝缘层是设在该至少一第二介电层的一表面及该至少一导接线路的该表面上，且该至少一绝缘层具有一开口供该至少一导接线路的该至少一焊垫对外露出。

6.如权利要求5所述的芯片封装，其特征在于，该至少一绝缘层的该开口上进一步设有至少一锡球，使该至少一导接线路上的该至少一焊垫能够通过该至少一锡球对外电性连接。

7.如权利要求1所述的芯片封装，其特征在于，该至少一导接线路进一步是由银胶材料所制成。

8.如权利要求1所述的芯片封装，其特征在于，该至少一导接线路上进一步包含一凸块，该凸块是由镍或金金属材料所制成。

技术总结
本技术公开一种具有金属屏蔽层的芯片封装，其中该芯片封装包含一芯片、一重布线层及一金属屏蔽层；其中该芯片具有一第一表面及一第二表面，该芯片是由一晶圆上所分割下来形成；其中该重布线层是设在该芯片的至少一芯片保护层的一表面上，该重布线层具有至少一导接线路以与该芯片的至少一晶垫对应电性连接，且各导接线路具有至少一焊垫外露于该重布线层的一表面以对外电性连接；其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上，供用以防止该芯片及各导接线路受到来自外界的电磁或光的干扰，并以此增进该芯片封装的结构强度。

技术研发人员：于鸿祺,林俊荣,古瑞庭
受保护的技术使用者：华东科技股份有限公司
技术研发日：20221116
技术公布日：2024/1/14