成像装置的制作方法

本发明涉及一种成像装置。

背景技术：

1、例如，以诸如cmos(互补金属氧化物半导体)等mos型图像传感器为代表的成像装置是已知的，其将存储在图像传感器中的信号电荷读出到浮动扩散部(fd)，并将浮动扩散部连接至放大器晶体管以将信号电荷转换为电压。另外，为了防止由于浮动扩散部和放大器晶体管的短路而导致信号不可读的目的，通常使用元件隔离结构。

2、引用文献列表

3、专利文献

4、专利文献1：jp 2008-205022a

技术实现思路

1、技术问题

2、然而，布置在像素中的元件分离区域需要具有用于在水平方向上分离扩散层的宽度。这增加了用于连接浮动扩散区和放大器晶体管的布线，从而增加了浮动扩散区中的布线部的寄生电容。

3、因此，本发明提供一种能够抑制浮动扩散部中的布线的寄生电容的成像装置。

4、技术方案

5、为了解决上述问题，根据本发明，在由多个像素构成的成像装置中，所述多个像素之中的第一像素包括：第一光电转换元件；第一蓄电单元；第一传输元件，其使所述第一光电转换元件和所述第一蓄电单元之间进入导通状态或非导通状态；以及第一放大元件，其对基于与所述第一像素相邻的相邻像素中的至少任一者通过光电转换而存储的电荷的图像信号进行放大，所述相邻像素包括第二像素，所述第二像素包括：第二放大元件，其对基于通过所述第一光电转换元件的光电转换而存储在所述第一蓄电单元中的电荷的图像信号进行放大，并且所述第一蓄电单元和所述第二放大元件之间的第二距离短于所述第一蓄电单元和所述第一放大元件之间的第一距离。

6、所述成像装置还包括：贯通槽，其布置在所述第一像素与所述相邻像素之间；以及第一元件分离区域部，其通过绝缘物质来隔离和分离所述第一放大元件和所述第一蓄电单元，其中，所述第一放大元件和所述第一蓄电单元之间的在所述第一元件分离区域部中的宽度可以大于所述贯通槽的宽度。

7、所述第一蓄电单元和所述第二放大元件可以通过延伸跨越所述贯通槽的导电部连接。

8、所述成像装置还包括：半导体层；以及绝缘层，其中，所述半导体层可以包括所述第一光电转换元件、所述第一元件隔离区域部和所述贯通槽的至少一部分，所述绝缘层可以至少包括所述导电部和所述第二放大元件之中的所述导电部，并且所述导电部可以是金属布线、共用接触部和多晶接触部中的任一种。

9、所述绝缘层可以包括第一绝缘层和布线层，并且延伸跨越所述贯通槽的所述金属布线的区域可以布置在所述第一绝缘层或所述布线层中。

10、所述绝缘层可以布置在与成像光进入所述第一光电转换元件的一侧相反的后表面侧。

11、所述贯通槽可以是从所述后表面侧蚀刻的后表面贯通槽。

12、所述贯通槽可以是从进入所述成像光的一侧蚀刻的前表面贯通槽。

13、所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第一像素相邻的第三像素可以包括：第三光电转换元件；和第三蓄电单元，所述第一像素还可以包括第一放大元件，所述第一放大元件对基于所述第三光电转换元件的光电转换而存储在所述第三蓄电单元中的电荷的图像信号进行放大。

14、所述第一像素还可以包括：第一元件隔离区域部，其将所述第一蓄电单元和所述第一放大元件绝缘，所述第一元件分离区域部的宽度可以大于布置在所述第一像素和所述第二像素之间的贯通槽的宽度。

15、所述第一元件分离区域部可以具有氧化膜嵌入结构。

16、所述第一元件分离区域部可以具有通过离子注入获得的注入分离结构。

17、所述多个像素可以具有氧化膜嵌入结构和注入分离结构，作为元件分离区域部。

18、所述金属布线和所述第一蓄电单元之间的连接器可以具有接触部结构。

19、所述接触部结构可以是金属结构。

20、所述接触部结构可以是多晶硅结构。

21、多个像素中与第一像素和第二像素不同并且与第一像素相邻的第四像素可以包括：所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第一像素相邻的第四像素包括：第四光电转换元件；以及第四蓄电单元，所述第四蓄电单元可以连接到所述第一蓄电单元。

22、所述第一蓄电单元可以是浮动扩散单元。

23、所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第二像素相邻的第五像素可以包括：第五放大元件，其对基于通过所述第一光电转换元件的光电转换而存储在所述第一蓄电单元中的电荷的图像信号进行放大。

24、所述第二放大元件和所述第五放大元件可以并联连接。

25、所述多个像素之中的与所述第一像素、所述第二像素和所述第四像素不同且与所述第二像素相邻的第五像素可以包括：复位元件，其一端连接所述第四蓄电单元和所述第一蓄电单元。

26、所述第一像素还可以包括：第二蓄电单元，其存储由所述第一光电转换元件获得的累积电荷；元件，其一端连接所述第一蓄电单元，并且另一端连接所述第二蓄电单元；以及复位元件，其一端连接到所述元件。

技术特征：

1.一种由多个像素组成的成像装置，其中，

2.根据权利要求1所述的成像装置，其还包括：

3.根据权利要求2所述的成像装置，其中，所述第一蓄电单元和所述第二放大元件通过延伸跨越所述贯通槽的导电部连接。

4.根据权利要求3所述的成像装置，其还包括：

5.根据权利要求4所述的成像装置，其中，所述绝缘层包括第一绝缘层和布线层，并且

6.根据权利要求5所述的成像装置，其中，所述绝缘层布置在与成像光进入所述第一光电转换元件的一侧相反的后表面侧。

7.根据权利要求6所述的成像装置，其中，所述贯通槽是从所述后表面侧蚀刻的后表面贯通槽。

8.根据权利要求6所述的成像装置，其中，所述贯通槽是从进入所述成像光的一侧蚀刻的前表面贯通槽。

9.根据权利要求8所述的成像装置，其中，所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第一像素相邻的第三像素包括：

10.根据权利要求9所述的成像装置，其中，所述第一元件分离区域部具有氧化膜嵌入结构。

11.根据权利要求9所述的成像装置，其中，所述第一元件分离区域部具有通过离子注入获得的注入分离结构。

12.根据权利要求1所述的成像装置，其中，所述多个像素具有氧化膜嵌入结构和注入分离结构，作为元件分离区域部。

13.根据权利要求4所述的成像装置，其中，所述金属布线和所述第一蓄电单元之间的连接器具有接触部结构。

14.根据权利要求13所述的成像装置，其中，所述接触部结构是金属结构。

15.根据权利要求13所述的成像装置，其中，所述接触部结构是多晶硅结构。

16.根据权利要求1所述的成像装置，其中，所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第一像素相邻的第四像素包括：

17.根据权利要求1所述的成像装置，其中，所述多个像素之中的与所述第一像素和所述第二像素不同且与所述第二像素相邻的第五像素包括：

18.根据权利要求17所述的成像装置，其中，所述第二放大元件和所述第五放大元件并联连接。

19.根据权利要求16所述的成像装置，其中，所述多个像素之中的与所述第一像素、所述第二像素和所述第四像素不同且与所述第二像素相邻的第五像素包括：

20.根据权利要求1所述的成像装置，其中，所述第一像素还包括：

技术总结
为了解决上述问题，本发明提供了一种由多个像素构成的成像装置，其中，所述多个像素之中的第一像素包括：第一光电转换元件；第一蓄电单元；第一传输元件，其使所述第一光电转换元件和所述第一蓄电单元之间进入导通状态或非导通状态；以及第一放大元件，其对基于与所述第一像素相邻的相邻像素中的至少任一者通过光电转换而存储的电荷的图像信号进行放大，所述相邻像素包括第二像素，所述第二像素包括：第二放大元件，其对基于通过所述第一光电转换元件的光电转换而存储在所述第一蓄电单元中的电荷的图像信号进行放大，并且所述第一蓄电单元和所述第二放大元件之间的第二距离短于所述第一蓄电单元和所述第一放大元件之间的第一距离。

技术研发人员：大泽尚幸,熊谷至通,坂东雅史,白方彻,秋山竣哉,阿部高志
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：
技术公布日：2024/4/29