半导体封装件的制作方法

本发明构思涉及半导体封装件，更具体地，涉及扇出半导体封装件。

背景技术：

1、根据电子工业的快速发展和用户的需求，电子设备正变得更加小型化、多功能和大容量，因此，需要高度集成的半导体芯片。

2、具体地，在具有增加数目的输入/输出(i/o)端子的高度集成的半导体芯片中，i/o端子之间的距离可能减小，因此，i/o端子之间可能发生干扰。因此，为了增加i/o端子之间的间隙，已经开发了扇出半导体封装件。

技术实现思路

1、本发明构思提供了一种形成为扇出半导体封装件并且具有结构可靠性的半导体封装件。

2、为了实现上述技术问题，本发明构思提供了如下半导体封装件。

3、根据本发明构思的方面，提供了一种半导体封装件，其包括：支撑布线结构；半导体芯片，所述半导体芯片位于所述支撑布线结构上；覆盖布线结构，所述覆盖布线结构位于所述半导体芯片上；以及填充构件，所述填充构件填充所述支撑布线结构与所述覆盖布线结构之间的空间，其中，所述覆盖布线结构包括：腔，所述腔从所述覆盖布线结构的下表面延伸到所述覆盖布线结构的内部并且所述半导体芯片的上部位于所述腔中；以及第一槽和第二槽，所述第一槽和所述第二槽在第一水平方向上分别具有第一宽度和第二宽度、与所述腔连通并且延伸到所述覆盖布线结构的第一侧表面和第二侧表面的第一槽和第二槽，所述第一侧表面和所述第二侧表面在与所述第一水平方向正交的第二水平方向上彼此相对，其中，所述填充构件填充所述腔、所述第一槽和所述第二槽。

4、根据本发明构思的另一方面，提供了一种半导体封装件，其包括：支撑布线结构；半导体芯片，所述半导体芯片位于所述支撑布线结构上；覆盖布线结构，所述覆盖布线结构位于所述半导体芯片上；填充构件，所述填充构件填充所述支撑布线结构与所述覆盖布线结构之间的空间；以及多个连接结构，所述多个连接结构穿透所述填充构件，以将所述支撑布线结构与所述覆盖布线结构电连接，其中，所述覆盖布线结构包括：腔，所述腔从所述覆盖布线结构的下表面延伸到所述覆盖布线结构的内部并且所述半导体芯片的上部位于所述腔中；以及第一槽和第二槽，所述第一槽和所述第二槽在第一水平方向上分别具有第一宽度和第二宽度、与所述腔连通并且分别延伸到所述覆盖布线结构的第一侧表面和第二侧表面，所述第一侧表面和所述第二侧表面在与所述第一水平方向正交的第二水平方向上彼此相对，并且所述第一槽和所述第二槽在垂直方向上不与所述多个连接结构交叠，其中，所述填充构件填充所述腔、所述第一槽和所述第二槽。

5、根据本发明构思的另一方面，提供了一种半导体封装件，其包括：支撑布线结构；半导体芯片，所述半导体芯片位于所述支撑布线结构上；覆盖布线结构，所述覆盖布线结构位于所述半导体芯片上，并且包括多层印刷电路板；填充构件，所述填充构件填充所述支撑布线结构与所述覆盖布线结构之间的空间；以及多个连接结构，所述多个连接结构穿透所述填充构件以将所述支撑布线结构与所述覆盖布线结构电连接，所述多个连接结构与所述半导体芯片分开并且设置在所述半导体芯片周围，其中，所述覆盖布线结构包括腔，所述腔从所述覆盖布线结构的下表面延伸到所述覆盖布线结构中并且所述半导体芯片的上部位于所述腔中，所述覆盖布线结构还包括在第一水平方向上分别具有彼此相等的第一宽度和第二宽度的第一槽和第二槽，所述第一槽和所述第二槽与所述腔连通并且分别延伸到所述覆盖布线结构的第一侧表面和第二侧表面，所述第一侧表面和所述第二侧表面在与所述第一水平方向正交的第二水平方向上彼此相对，并且所述第一槽和所述第二槽在垂直方向上不与所述多个连接结构交叠，并且所述多个连接结构包括多个第一连接结构和多个第二连接结构，所述多个第一连接结构用于传输数据信号或控制信号并且沿着所述覆盖布线结构的第三侧表面和第四侧表面设置，所述第三侧表面和所述第四侧表面在所述第一水平方向上彼此相对，所述多个第二连接结构用于电力传输或接地传输，并且沿着所述覆盖布线结构的所述第一侧表面和所述第二侧表面设置并且与所述第一槽和所述第二槽相邻，并且所述填充构件填充所述腔、所述第一槽和所述第二槽。

技术特征：

1.一种半导体封装件，所述半导体封装件包括：

2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括多个连接结构，所述多个连接结构包括穿透所述填充构件以将所述支撑布线结构与所述覆盖布线结构电连接的多个第一连接结构，所述多个第一连接结构用于传输数据信号或控制信号并且沿着所述覆盖布线结构的在所述第一水平方向上彼此相对的第三侧表面和第四侧表面设置，所述多个连接结构还包括用于电力传输或接地传输并且沿着所述覆盖布线结构的所述第一侧表面和所述第二侧表面设置的多个第二连接结构，其中，

3.根据权利要求2所述的半导体封装件，其中，在所述多个连接结构当中，与所述第一槽和所述第二槽相邻的连接结构是所述第二连接结构。

4.根据权利要求1所述的半导体封装件，其中，所述第一宽度和所述第二宽度彼此相等。

5.根据权利要求1所述的半导体封装件，其中，所述第二宽度大于所述第一宽度。

6.根据权利要求1所述的半导体封装件，其中，所述第一槽包括多个第一槽，所述第二槽包括多个第二槽，并且所述覆盖布线结构的所述多个第一槽的数目等于所述覆盖布线结构的所述多个第二槽的数目。

7.根据权利要求6所述的半导体封装件，其中，所述多个第一槽和所述多个第二槽在所述第二水平方向上分别彼此对齐。

8.根据权利要求1所述的半导体封装件，其中，所述第二槽包括多个第二槽，并且所述第一槽包括至少一个第一槽，所述覆盖布线结构的所述第二槽的数目大于所述覆盖布线结构的所述第一槽的数目。

9.根据权利要求1所述的半导体封装件，其中，在所述覆盖布线结构中，所述第一槽和所述第二槽布置成相对于在所述第二水平方向上延伸的中心线对称。

10.根据权利要求1所述的半导体封装件，其中，所述第一槽和所述第二槽中的每一者在所述第二水平方向上从所述第一侧表面朝向所述第二侧表面延伸，并且具有增加的水平宽度。

11.一种半导体封装件，所述半导体封装件包括：

12.根据权利要求11所述的半导体封装件，其中，所述覆盖布线结构包括基体绝缘层、覆盖所述基体绝缘层的上表面的上表面阻焊层和覆盖所述基体绝缘层的下表面的下表面阻焊层，并且

13.根据权利要求12所述的半导体封装件，其中，所述腔自所述下表面阻焊层的最下表面起的深度等于所述第一槽和所述第二槽中的每一者自所述下表面阻焊层的所述最下表面起的深度。

14.根据权利要求12所述的半导体封装件，其中，所述第一槽和所述第二槽中的每一者自所述下表面阻焊层的最下表面起的深度大于所述腔自所述下表面阻焊层的所述最下表面起的深度。

15.根据权利要求11所述的半导体封装件，其中，所述第一槽包括多个第一槽，所述第二槽包括多个第二槽，并且所述覆盖布线结构的所述多个第一槽的数目等于所述覆盖布线结构的所述多个第二槽的数目，

16.根据权利要求11所述的半导体封装件，其中，所述支撑布线结构和所述覆盖布线结构中的每一者包括多层印刷电路板。

17.根据权利要求16所述的半导体封装件，其中，所述覆盖布线结构的厚度小于所述支撑布线结构的厚度。

18.一种半导体封装件，所述半导体封装件包括：

19.根据权利要求18所述的半导体封装件，其中，在所述覆盖布线结构中，所述第一槽和所述第二槽布置成相对于在所述第二水平方向上延伸的中心线对称，并且

20.根据权利要求18所述的半导体封装件，其中，所述腔、所述第一槽和所述第二槽中的每一者的深度在25μm至60μm的范围内，并且

技术总结
提供了一种半导体封装件，其包括：支撑布线结构；半导体芯片，位于所述支撑布线结构上；覆盖布线结构，位于所述半导体芯片上；以及填充构件，填充在所述支撑布线结构与所述覆盖布线结构之间，其中，所述覆盖布线结构包括：腔，所述腔从所述覆盖布线结构的下表面延伸到所述覆盖布线结构中并且所述半导体芯片的上部位于所述腔中；以及第一槽和第二槽，在第一水平方向上分别具有第一宽度和第二宽度，所述第一槽和所述第二槽与所述腔连通并且分别延伸到所述覆盖布线结构的在与所述第一水平方向正交的第二水平方向上彼此相对的第一侧表面和第二侧表面。

技术研发人员：任忠彬,金圣凡,朴智镛,朴镇右,沈钟辅
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/16