半导体器件的制作方法

本公开涉及包括套刻标记(overlay key)的半导体器件。

背景技术：

1、由于其小尺寸、多功能和/或低成本特性，半导体器件正被视为电子工业中的重要元件。半导体器件被分为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储元件和逻辑元件两者的混合半导体器件。随着电子工业的发展，对具有改善的特性的半导体器件的需求日益增长。例如，对具有高可靠性、高性能和/或多功能的半导体器件的需求日益增长。为了满足这种需求，半导体器件的结构复杂性和/或集成密度正在增大。

2、随着半导体器件的集成密度的增大，形成在基板的单位面积上的图案的密度也增大。此外，由于需要具有多功能和高性能的半导体器件，所以形成在基板上的层的数量增加。因此，应当执行半导体器件的制造工艺以在期望的位置精确地形成图案。对准标记或套刻标记用于实现堆叠在基板上的层之间的精确对准。

技术实现思路

1、本发明构思的一实施方式提供一种具有增大的集成密度和提高的可靠性的半导体器件。

2、根据本发明构思的一实施方式，一种半导体器件可以包括：基板，包括套刻标记区域；以及在套刻标记区域上的多个标记图案。所述多个标记图案可以包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案。第二标记图案至第七标记图案可以被排列为在顺时针方向上围绕第一标记图案并具有形成六边形形状的中心点。

3、根据本发明构思的一实施方式，一种半导体器件可以包括：基板，包括套刻标记区域；以及在套刻标记区域上的多个标记图案。所述多个标记图案可以包括第一列和第二列，第一列包括在第一方向上排列的多个第一标记图案，第二列包括在第一方向上排列的多个第二标记图案。第二列可以在第二方向上从第一列偏移第一距离。第二列的第二标记图案可以在第一方向上从第一列的与其对应的第一标记图案偏移第二距离。第一距离与第二距离的比率可以在1.4至1.8的范围内。

4、根据本发明构思的一实施方式，一种半导体器件可以包括：基板，包括逻辑单元区域和套刻标记区域；在逻辑单元区域上的有源图案；在有源图案上的源极/漏极图案和沟道图案；与沟道图案交叉的栅电极；电连接到源极/漏极图案的有源接触；电连接到栅电极的栅极接触；电连接到有源接触和栅极接触的第一金属层；在第一金属层上的第二金属层；以及在套刻标记区域上的多个标记图案。多个单位标记区域可以由所述多个标记图案之间的边界来限定。所述多个标记图案可以分别设置在所述多个单位标记区域中，每个单位标记区域可以具有六边形形状。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求2所述的半导体器件，其中在所述第一虚拟线和所述第三虚拟线之间的角度在从30°至90°的范围内。

4.根据权利要求1所述的半导体器件，

5.根据权利要求4所述的半导体器件，其中每个所述单位标记区域包括：

6.根据权利要求4所述的半导体器件，

7.根据权利要求6所述的半导体器件，其中所述第三宽度与所述第二宽度的比率在从0.7至0.9的范围内。

8.根据权利要求1所述的半导体器件，其中所述多个标记图案中的每个具有矩形形状、六边形形状或八边形形状。

9.根据权利要求1所述的半导体器件，其中所述套刻标记区提供在划片槽中。

10.根据权利要求1所述的半导体器件，其中所述套刻标记区域提供在包括逻辑单元区域的功能单元中。

11.一种半导体器件，包括：

12.根据权利要求11所述的半导体器件，其中所述第一列和所述第二列在所述第二方向上重复地排列。

13.根据权利要求11所述的半导体器件，其中在所述第一标记图案之间的节距等于在所述第二标记图案的中心点和与其对应的所述第一标记图案的中心点之间的距离。

14.根据权利要求11所述的半导体器件，

15.根据权利要求14所述的半导体器件，其中每个所述单位标记区域包括：

16.一种半导体器件，包括：

17.根据权利要求16所述的半导体器件，其中所述多个单位标记区域被排列为彼此接触，所述多个标记图案被排列为蜂窝形状。

18.根据权利要求16所述的半导体器件，

19.根据权利要求16所述的半导体器件，

20.根据权利要求16所述的半导体器件，其中每个所述单位标记区域包括：

技术总结
一种半导体器件包括：基板，包括套刻标记区域；以及在套刻标记区域上的多个标记图案。所述多个标记图案包括第一标记图案、第二标记图案、第三标记图案、第四标记图案、第五标记图案、第六标记图案和第七标记图案。第二标记图案至第七标记图案被排列为在顺时针方向上围绕第一标记图案并具有形成六边形形状的中心点。

技术研发人员：金正贤,金相辰,金二权,朴晟植,金钟寿,朴荣植,李珍成,朱惠卿
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/14