半导体封装以及包括半导体封装的电子设备的制作方法

本发明构思涉及一种半导体封装以及包括该半导体封装的电子设备，并且更具体地，涉及一种包括多个半导体芯片的半导体封装以及包括该半导体封装的电子设备。

背景技术：

1、由于电子工业的快速发展和用户的需求，电子设备正在变得更小且更轻、具有更多功能、且具有更高的容量。因此，存在对包括多个半导体芯片的半导体封装的需求。例如，可以使用将各种类型的半导体芯片并排安装在一个封装衬底上或者将半导体芯片或封装堆叠在一个封装衬底上的方法。

技术实现思路

1、本发明构思提供了一种包括多个半导体芯片的半导体封装。

2、本发明构思还提供了一种包括该半导体封装的电子设备。

3、根据本发明构思的一方面，一种半导体封装包括：封装衬底，包括在该封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；第二半导体芯片，设置在封装衬底的第二安装区域上；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。

4、根据本发明构思的一方面，一种半导体封装包括：封装衬底，包括第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；多个第一芯片连接凸块，布置在第一半导体芯片与封装衬底之间；第二半导体芯片，设置在封装衬底的第二安装区域上；多个第二芯片连接凸块，布置在第二半导体芯片与封装衬底之间；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；第一无源器件，设置在封装衬底的第二安装区域上；第二无源器件，附接到中介层衬底的底表面，并与封装衬底间隔开；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；第三半导体芯片，在中介层衬底上；第三无源器件，附接到封装衬底的底表面；以及外部连接端子，附接到封装衬底的底表面。中介层衬底的顶表面与封装衬底的顶表面之间的距离为200μm或更小。第一半导体芯片的顶表面与封装衬底的顶表面之间的距离选自200μm至1000μm的范围。第三无源器件从封装衬底的底表面向下测量的高度小于外部连接端子从封装衬底的底表面向下测量的高度。

5、根据本发明构思的一方面，一种电子设备包括：封装衬底，包括第一安装区域和第二安装区域；第一半导体芯片，设置在封装衬底的第一安装区域上；第二半导体芯片，设置在封装衬底的第二安装区域上；中介层衬底，设置在封装衬底的第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；第三半导体芯片，在中介层衬底上；外部连接端子，附接到封装衬底的底表面；系统板，设置在封装衬底下方，并连接到外部连接端子；以及散热器，覆盖第一半导体芯片的顶表面。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。

6、根据本发明构思的一方面，一种制造半导体封装的方法包括：制备包括第一安装区域和第二安装区域的封装衬底；在封装衬底的第一安装区域上安装第一半导体芯片；在封装衬底的第二安装区域上安装第二半导体芯片；在封装衬底的第二安装区域上安装中介层衬底以覆盖第二半导体芯片；以及在中介层衬底上设置第三半导体芯片。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。

技术特征：

1.一种半导体封装，包括：

2.根据权利要求1所述的半导体封装，

3.根据权利要求1所述的半导体封装，

4.根据权利要求3所述的半导体封装，

5.根据权利要求1所述的半导体封装，还包括：

6.根据权利要求1所述的半导体封装，还包括：

7.根据权利要求1所述的半导体封装，

8.根据权利要求1所述的半导体封装，还包括：

9.根据权利要求1所述的半导体封装，还包括：

10.根据权利要求9所述的半导体封装，

11.根据权利要求10所述的半导体封装，

12.一种半导体封装，包括：

13.根据权利要求12所述的半导体封装，

14.根据权利要求12所述的半导体封装，还包括：

15.根据权利要求12所述的半导体封装，还包括：

16.一种电子设备，包括：

17.根据权利要求16所述的电子设备，还包括：

18.根据权利要求16所述的电子设备，

19.根据权利要求16所述的电子设备，

20.根据权利要求16所述的电子设备，还包括：

技术总结
公开了一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在第一安装区域上；第二半导体芯片，设置在第二安装区域上；中介层衬底，设置在第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。

技术研发人员：崔允硕,沈钟辅,姜熙烨,赵圣恩
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15