一种高性能集成电感器的制备方法与流程

本发明涉及集成电感器领域，尤其涉及一种高性能集成电感器的制备方法。

背景技术：

1、便携式电子产品、智能设备和系统的迅速普及，引发了工业界和学术界对电源传输子系统小型化和集成的浓厚兴趣。此外，随着片上系统(soc)、封装系统(sip)和片上电源(pwrsoc)平台的出现和发展，这些趋势还包括集成封装技术。实现这种集成平台的最大挑战之一是无源部件的小型化。电感器件是基本的无源元件之一，自早期简单的金属线圈以来，电感技术已经取得了长足的进步。近年来，电感已经发展到最先进的状态，使其能够在si芯片上进行大规模集成。这些片上电感器已经推动了各种应用，它们的影响主要体现在射频(rf)和电源应用中。因此，高性能可兼容的片上电感器的更广泛影响意味着传统的射频和混合射频和电源系统(传统上由大型和笨重的电感器实现)将被这些发展赋予能力。具体的应用可能包括但不限于dc-dc转换器、用于lc滤波器的rfics、多核处理器和emi降噪器、隔离器、环行器、非互易移相器和可调组件。

2、目前主流的电感值较小，但消耗的面积比较大。其磁路和磁性材料融入电路体系是造成微电感复杂性的原因之一，但是，它也是提高微电感综合性能的重要手段，空芯薄膜器件的电感值因磁芯的合理集成而提升数倍，品质因子也有显著提升。对于含有磁芯的电感来说，电感值l和品质因数q均与磁芯的相对磁导率成正相关，因此，选择采用合适的软磁材料并能够很好地控制磁路成型的精度，对于高性能微电感设计制造至关重要。根据实际的应用需求，特别是高频磁性器件的性能需求，对高频软磁薄膜提出了以下几个方面的要求：1.高饱和磁化强度；2.高电阻率；3.低矫顽力；4.合适的各向异性场；5.良好的热稳定性能。

技术实现思路

1、鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种高性能集成电感器的制备方法。

2、根据本发明的一个方面，提供了一种高性能集成电感器的制备方法，所述制备方法包括：

3、铺设第一衬底；

4、在所述第一衬底的上表面沉积一层绝缘物质，用于防止电磁信号往所述第一衬底中泄露；

5、在所述绝缘层上采用电镀工艺形成铜绕线，并作为电感的一部分绕线；

6、在所述铜绕线上形成第二绝缘层介质，用于隔离铜绕线和磁芯；

7、在所述第二绝缘层介质上形成磁芯层；

8、在所述磁芯层的上表面形成第三绝缘层介质；

9、在所述第三绝缘层介质的上表面通过电镀的方式形成所述铜绕线的另一部分，与底部所述铜绕线连接形成螺旋管结构，所述磁芯位于所述螺旋管结构的中间部分。

10、可选的，所述第一衬底的材料为硅si、碳化硅sic、锗ge、砷化镓gaas或者其他ⅲ\ⅴ族化合物半导体或者是在cmos芯片的衬底背面。

11、可选的，所述绝缘物质为氧化物、氮化物的薄层介质。

12、可选的，所述在所述绝缘层上采用电镀工艺形成铜走线，并作为电感的一部分绕线具体包括：

13、在所述绝缘层上沉积ti/cu或cr/cu种子层；

14、通过厚胶工艺图形化电镀cu，形成底部的铜绕线。

15、可选的，所述第二绝缘层介质为薄层无机介质、pi、bcb绝缘介质膜中的任意一者。

16、可选的，所述磁芯层为合金/绝缘层的叠层组合结构，所述合金层为cozrta/nife/cozrtab/cozro/fegeb磁性金属层，所述绝缘层为sio2/aln/cozrtao/coo薄层介质。

17、可选的，所述磁芯层的厚度为2～12um。

18、可选的，所述在所述磁芯层的上表面形成第三绝缘层介质具体包括：

19、在所述第二绝缘层介质上形成通孔via以连接底部的铜绕线。

20、本发明提供的一种高性能集成电感器的制备方法，所述制备方法包括：铺设第一衬底；在所述第一衬底的上表面沉积一层绝缘物质，用于防止电磁信号往所述第一衬底中泄露；在所述绝缘层上采用电镀工艺形成铜绕线，并作为电感的一部分绕线；在所述铜绕线上形成第二绝缘层介质，用于隔离铜绕线和磁芯；在所述第二绝缘层介质上形成磁芯层；在所述磁芯层的上表面形成第三绝缘层介质；在所述第三绝缘层介质的上表面通过电镀的方式形成所述铜绕线的另一部分，与底部所述铜绕线连接形成螺旋管结构，所述磁芯位于所述螺旋管结构的中间部分。本发明提出基于后道工艺的结合磁芯薄膜的高性能集成电感技术方案，具有更高的q值以及高电感密度和高功率密度；同时为了进一步小型化的需求，开发支持更高频率的电感器件；高性能的集成磁芯电感技术还能够提高能源的转换效率、提升电路的高频稳定性能。

21、上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

技术特征：

1.一种高性能集成电感器的制备方法，其特征在于，所述制备方法包括：

2.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述第一衬底的材料为硅si、碳化硅sic、锗ge、砷化镓gaas或者其他ⅲ\ⅴ族化合物半导体或者是在cmos芯片的衬底背面。

3.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述绝缘物质为氧化物、氮化物的薄层介质。

4.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述在所述绝缘层上采用电镀工艺形成铜走线，并作为电感的一部分绕线具体包括：

5.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述第二绝缘层介质为薄层无机介质、pi、bcb绝缘介质膜中的任意一者。

6.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述磁芯层为合金/绝缘层的叠层组合结构，所述合金层为cozrta/nife/cozrtab/cozro/fegeb磁性金属层，所述绝缘层为sio2/aln/cozrtao/coo薄层介质。

7.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述磁芯层的厚度为2～12um。

8.根据权利要求1所述的一种高性能集成电感器的制备方法，其特征在于，所述在所述磁芯层的上表面形成第三绝缘层介质具体包括：在所述第二绝缘层介质上形成通孔via以连接底部的铜绕线。

技术总结
本发明提供的一种高性能集成电感器的制备方法，所述制备方法包括：铺设第一衬底；在所述第一衬底的上表面沉积一层绝缘物质，用于防止电磁信号往所述第一衬底中泄露；在所述绝缘层上采用电镀工艺形成铜绕线，并作为电感的一部分绕线；在所述铜绕线上形成第二绝缘层介质，用于隔离铜绕线和磁芯；在所述第二绝缘层介质上形成磁芯层；在所述磁芯层的上表面形成第三绝缘层介质；在所述第三绝缘层介质的上表面通过电镀的方式形成所述铜绕线的另一部分，与底部所述铜绕线连接形成螺旋管结构，所述磁芯位于所述螺旋管结构的中间部分。本发明高性能的集成磁芯电感技术还能够提高能源的转换效率、提升电路的高频稳定性能。

技术研发人员：陈立均,代文亮,赵佳豪,伊海伦
受保护的技术使用者：上海芯波电子科技有限公司
技术研发日：
技术公布日：2024/1/15