半导体结构及其制造方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

背景技术：

1、光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，sadp)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于基底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

2、随着图形特征尺寸(critical dimension，cd)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，saqp)方法应运而生。自对准双重图形化方法在基底上所形成图形的密度是利用光刻工艺在基底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在基底上所形成图形的密度是利用光刻工艺在基底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

技术实现思路

1、本公开实施例提供一种半导体结构及其制造方法，至少有利于改善半导体结构图形化工艺中的图形缺陷。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底，基底包括多个阵列区以及位于相邻阵列区之间的外围区；形成多个第一图形掩膜层，第一图形掩膜层位于基底表面，每一第一图形掩膜层覆盖一阵列区，且第一图形掩膜层的边界延伸至外围区；形成填充层，填充层填充第一图形掩膜层之间的间隙且覆盖第一图形掩膜层顶面；形成遮挡层，遮挡层覆盖填充层的顶面，在沿垂直于基底表面的方向上，遮挡层的正投影与外围区的正投影重合；沿垂直于基底表面的方向刻蚀遮挡层暴露出的填充层，以暴露出第一图形掩膜层的顶面；以填充层暴露出的第一掩膜层作为刻蚀图案刻蚀基底。

3、在一些实施例中，形成多个第一图形掩膜层，还包括：第一图形掩膜层在基底表面的正投影形状与阵列区在基底表面的正投影形状相同，且第一图形掩膜层的面积大于阵列区的面积。

4、在一些实施例中，第一图形掩膜层在垂直于基底表面的正投影的边界与对应的阵列区在垂直于基底表面的正投影的边界之间的距离为第一距离，相邻阵列区的边界之间的距离为第二距离，第一距离大于等于第二距离的1/3。

5、在一些实施例中，形成多个第一图形掩膜层还包括：相邻第一图形掩膜层的相互连接。

6、在一些实施例中，在形成多个第一图形掩膜层的同时，在相邻第一图形掩膜层之间形成第二图形掩膜层，第二图形掩膜层位于基底表面的外围区。

7、在一些实施例中，形成填充层的材料包括旋涂硬掩膜材料。

8、在一些实施例中，形成多个第一图形掩膜层，包括：形成多个第二图形层，第二图形层位于基底表面，每一第二图形层覆盖一阵列区且边界位于外围区，每一第二图形层包括沿第一方向延伸且沿第二方向排列的多个第二子图形；形成牺牲层，牺牲层填充第二子图形之间的间隙且覆盖第二子图形的顶面；形成多个第三图形层，第三图形层位于牺牲层顶面，每一第三图形层在基底表面的正投影与一第二图形层在基底表面的正投影重叠，每一第三图形层包括沿第三方向延伸且沿第四方向排列的多个第三子图形，第一方向与第三方向相交，且第二方向与第四方向相交；沿垂直于基底表面的方向，以第三图形层作为刻蚀图案刻蚀牺牲层和第二图形层，以使第二图形层被刻蚀为多个独立的第一子图形，多个第一子图形构成第一图形掩膜层。

9、在一些实施例中，形成多个第一图形掩膜层，包括：形成图形转移层，图形转移层覆盖基底表面；形成多个初始图形层，初始图形层位于图形转移层表面，每一初始图形层在基底表面的正投影覆盖一阵列区且边界位于外围区，每一初始图形层包括沿第一方向延伸且沿第二方向排列的多个子初始图形；形成侧墙层，侧墙层位于子初始图形的侧壁；形成牺牲层，牺牲层填充侧墙层之间的间隙；沿垂直于基底表面的方向刻蚀侧墙层以及侧墙层下方的图形转移层，或者，沿垂直于基底表面的方向刻蚀初始图形层和牺牲层以及初始图形层和牺牲层下方的图形转移层；以刻蚀后的图形转移层作为第一图形掩膜层。

10、在一些实施例中，形成遮挡层，包括：遮挡层的任一边界均与第一方向不平行。

11、根据本公开一些实施例，本公开实施例还提供一种半导体结构，包括：基底，基底包括多个阵列区以及位于相邻阵列区之间的外围区，基底的阵列区具有目标图案，目标图案采用上述实施例中提供的任一种半导体结构的制造方法形成。

12、本公开实施例提供的技术方案至少具有以下优点：

13、本公开实施例提供的半导体结构的制造方法，基底具有多个阵列区以及相邻阵列区之间的外围区，阵列区内可以具有阵列排布的存储单元，存储单元可以用于存储半导体集成电路中的数据，外围区内可以具有控制存储阵列的电路结构，电路结构可以把数据传输到指定的存储单元中进行储存以实现写入的操作，还可以把指定的存储单元中的数据传输到电路结构中以实现读取的操作。在基底上形成的多个第一图形掩膜层分别覆盖一阵列区，第一图形掩膜层可以用于定义字线、位线或者电容接触垫等的位置，其中，第一图形掩膜层的边界延伸至外围区，则后续形成填充层后，第一图形掩膜层的边界与外围区之间若产生填充过高或者填充不够的缺陷时，该缺陷的位置对应在外围区。接着再通过遮挡层覆盖填充层的表面时，遮挡层的位置与外围区正对，则基于遮挡层暴露出的填充层和第一图形掩膜层刻蚀基底的阵列区，可以避免填充层在第一图形掩膜层的边界处产生的缺陷被转移至基底上，从而保持最终刻蚀图形的精确度。

技术特征：

1.一种半导体结构的制造方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成多个所述第一图形掩膜层，还包括：所述第一图形掩膜层在所述基底表面的正投影形状与所述阵列区在所述基底表面的正投影形状相同，且所述第一图形掩膜层的面积大于所述阵列区的面积。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第一图形掩膜层在垂直于所述基底表面的正投影的边界与对应的所述阵列区在垂直于所述基底表面的正投影的边界之间的距离为第一距离，相邻所述阵列区的边界之间的距离为第二距离，所述第一距离大于等于所述第二距离的1/3。

4.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成多个所述第一图形掩膜层还包括：相邻所述第一图形掩膜层的相互连接。

5.根据权利要求1所述的半导体结构的制造方法，其特征在于，在形成多个所述第一图形掩膜层的同时，在相邻所述第一图形掩膜层之间形成第二图形掩膜层，所述第二图形掩膜层位于所述基底表面的所述外围区。

6.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述填充层的材料包括旋涂硬掩膜材料。

7.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成多个所述第一图形掩膜层，包括：

8.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成多个所述第一图形掩膜层，包括：

9.根据权利要求7或8所述的半导体结构的制造方法，其特征在于，形成所述遮挡层，包括：

10.一种半导体结构，其特征在于，包括：

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，方法包括：提供包括多个阵列区以及位于相邻阵列区之间的外围区的基底；在基底表面形成多个第一图形掩膜层，每一第一图形掩膜层覆盖一阵列区，且第一图形掩膜层的边界延伸至外围区；形成填充第一图形掩膜层之间的间隙且覆盖第一图形掩膜层顶面的填充层；形成覆盖填充层的顶面的遮挡层，在沿垂直于基底表面的方向上，遮挡层的正投影与外围区的正投影重合；沿垂直于基底表面的方向刻蚀遮挡层暴露出的填充层，以暴露出第一图形掩膜层的顶面；以填充层暴露出的第一掩膜层作为刻蚀图案刻蚀基底，至少有利于改善半导体结构图形化工艺中的图形缺陷。

技术研发人员：王卓
受保护的技术使用者：长鑫科技集团股份有限公司
技术研发日：
技术公布日：2024/1/15