一种肖特基二极管版图结构及其制作方法与流程

本发明涉及集成电路应用领域，尤其涉及一种肖特基二极管版图结构及其制作方法。

背景技术：

1、相比传统硅材料，碳化硅具有宽的带隙、高的熔点、低的介电常数、高的击穿场强、高的导热系数和高的饱和电子漂移速度等特性，可以让其制成器件在更高的温度、更近的距离、更高的功率级别的场景下工作。

2、但现有的碳化硅肖特基二极管（schottky barrier diode，sbd）芯片面积过大，成本高，且pn结面积大，导致结电容过大，开通和关断恢复时间较长，功耗增加。

技术实现思路

1、鉴于以上现有技术存在的问题，本发明提出一种肖特基二极管版图结构及其制作方法，主要解决现有肖特基二极管芯片面积大导致晶圆利用率低的问题。

2、为了实现上述目的及其他目的，本发明采用的技术方案如下。

3、本申请提供一种肖特基二极管版图结构，包括：第一导电类型衬底；第一导电类型外延层，其设置于所述第一导电类型衬底的一侧；多个多边形微沟槽，设置于所述第一导电类型外延层背离所述第一导电类型衬底的一侧，所述多边形微沟槽的侧壁为斜面，相邻两个多边形微沟槽的邻边之间留有平台区，每个所述多边形微沟槽的底面以及所述平台区均设置有第二导电类型金属区；第一金属层，其覆盖所述多边形微沟槽和所述第二导电类型金属区，以在所述多边形微沟槽的侧壁与所述平台区的对接区域形成肖特基接触；第二金属层，设置于所述第一导电类型衬底背离所述第一导电类型外延层的一侧。

4、在本申请一实施例中，所述多边形微沟槽的开口截面为六边形。

5、在本申请一实施例中，所述多边形微沟槽的侧壁与所述平台区的对接位置为弧面结构。

6、在本申请一实施例中，所述多边形微沟槽的深度为1-1000nm。

7、在本申请一实施例中，所述第一导电类型衬底的掺杂浓度为1e19-1e21cm-3，厚度为100-500μm；所述第一导电类型外延层的掺杂浓度为5e15-2e16，厚度为5-30μm；所述第二导电类型金属区的结深为0.6-1.8μm，掺杂浓度为1e16-5e18cm-3。

8、本申请还提供一种肖特基二极管版图结构的制作方法，包括：提供第一导电类型衬底；在所述第一导电类型衬底上生长第一导电类型外延层；在所述第一导电类型外延层背离所述第一导电类型衬底的一侧制作多个垂直沟槽区，相邻两个垂直沟槽区的邻边之间留有平台区；在每个所述垂直沟槽区的底面以及所述平台区分别制作第二导电类型金属区；对所述垂直沟槽区的侧壁进行刻蚀，得到多边形微沟槽，所述多边形微沟槽的侧壁为斜面；制作第一金属层，所述第一金属层覆盖所述多边形微沟槽和所述第二导电类型金属区，以在所述多边形微沟槽的侧壁与所述平台区的对接区域形成肖特基接触；在所述第一导电类型衬底背离所述第一导电类型外延层的一侧制作第二金属层。

9、在本申请一实施例中，对所述垂直沟槽区的侧壁进行刻蚀，得到多边形微沟槽的步骤包括：在所述第一导电类型外延层背离所述第一导电类型衬底层的一侧沉积0.1-10μm的二氧化硅，通过一次刻蚀形成垂直沟槽区；在所述垂直沟槽区进行二次刻蚀，形成侧壁为斜面的所述多边形微沟槽。

10、在本申请一实施例中，在每个所述垂直沟槽区的底面以及所述平台区分别制作第二导电类型金属区的步骤包括：在所述垂直沟槽区表面沉积二氧化硅；通过光刻在所述垂直沟槽区所在区域以及所述平台区分别形成开孔；在所述开孔的位置通过离子注入的方式注入铝离子，形成所述第二导电类型金属区。

11、在本申请一实施例中，制作第一金属层的步骤包括：在所述第一导电类型外延层背离所述第一导电类型衬底的一侧沉积1-10μm的镍或铝，经过退火后在所述多边形微沟槽的侧壁与所述平台区之间形成肖特基接触，以此得到所述第一金属层。

12、在本申请一实施例中，所述铝离子的注入计量为1e12-1e16cm-2，注入能量为400-1500kev。

13、如上所述，本申请提出的一种肖特基二极管版图结构及其制作方法，具有以下有益效果。

14、本申请在通过多边形的微沟槽设计可增大晶圆面积利用率，微沟槽侧壁设置为斜面，可有效提高肖特基接触面积，提高单位面积电流密度。

技术特征：

1.一种肖特基二极管版图结构，其特征在于，包括：

2.根据权利要求1所述的肖特基二极管版图结构，其特征在于，所述多边形微沟槽的开口截面为六边形。

3.根据权利要求1所述的肖特基二极管版图结构，其特征在于，所述多边形微沟槽的侧壁与所述平台区的对接位置为弧面结构。

4.根据权利要求1所述的肖特基二极管版图结构，其特征在于，所述多边形微沟槽的深度为1-1000nm。

5.根据权利要求1所述的肖特基二极管版图结构，其特征在于，所述第一导电类型衬底的掺杂浓度为1e19-1e21cm-3，厚度为100-500μm；所述第一导电类型外延层的掺杂浓度为5e15-2e16，厚度为5-30μm；所述第二导电类型金属区的结深为0.6-1.8μm，掺杂浓度为1e16-5e18cm-3。

6.一种肖特基二极管版图结构的制作方法，其特征在于，包括：

7.根据权利要求6所述的肖特基二极管版图结构的制作方法，其特征在于，对所述垂直沟槽区的侧壁进行刻蚀，得到多边形微沟槽的步骤包括：

8.根据权利要求6所述的肖特基二极管版图结构的制作方法，其特征在于，在每个所述垂直沟槽区的底面以及所述平台区分别制作第二导电类型金属区的步骤包括：

9.根据权利要求6所述的肖特基二极管版图结构的制作方法，其特征在于，制作第一金属层的步骤包括：

10.根据权利要求8所述的肖特基二极管版图结构的制作方法，其特征在于，所述铝离子的注入计量为1e12-1e16cm-2，注入能量为400-1500kev。

技术总结
本申请提供一种肖特基二极管版图结构及其制作方法，该肖特基二极管版图结构包括：第一导电类型衬底；第一导电类型外延层，其设置于所述第一导电类型衬底的一侧；多个多边形微沟槽，设置于所述第一导电类型外延层背离所述第一导电类型衬底的一侧，所述多边形微沟槽的侧壁为斜面，相邻两个多边形微沟槽的邻边之间留有平台区，每个所述多边形微沟槽的底面以及所述平台区均设置有第二导电类型金属区；第一金属层，其覆盖所述多边形微沟槽和所述第二导电类型金属区；第二金属层，设置于所述第一导电类型衬底背离所述第一导电类型外延层的一侧。本申请的肖特基二极管芯片尺寸更小，成本更低，制作鲁棒性更高。

技术研发人员：任真伟,王晓
受保护的技术使用者：深圳平创半导体有限公司
技术研发日：
技术公布日：2024/1/15