一种半导体结构及其制造方法与流程

本公开涉及半导体结构制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术：

1、半导体结构，通常包括衬底以及位于衬底上的晶体管，位于衬底上的晶体管通常呈二维分布。然而，随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维半导体结构越来越难以满足需求。

技术实现思路

1、本公开实施例提供一种半导体结构，包括：

2、第一基板，所述第一基板至少包括第一衬底、形成在所述第一衬底上的第一晶体管以及覆盖所述第一晶体管的第一介质层；

3、第二基板，位于所述第一基板上，所述第二基板至少包括第二衬底、形成在所述第二衬底上的第二晶体管以及覆盖所述第二晶体管的第二介质层；所述第二基板与所述第一基板通过键合的方式连接；

4、分立设置的第一接触插塞和第二接触插塞，所述第一接触插塞从所述第二介质层的上表面延伸至所述第一晶体管并与所述第一晶体管电连接，所述第二接触插塞从所述第二介质层的上表面延伸至所述第二晶体管并与所述第二晶体管电连接，所述第一接触插塞的高度大于所述第二接触插塞的高度。

5、在一些实施例中，所述第二基板还包括位于所述第二衬底下方的第一绝缘层；所述半导体结构还包括：位于所述第一绝缘层下方的第二绝缘层，所述第二绝缘层的下表面与所述第一介质层的上表面对应键合连接；其中，所述第二绝缘层下表面的粗糙度的范围在之间。

6、在一些实施例中，所述第一晶体管和所述第二晶体管在所述第二衬底上的正投影部分重叠。

7、在一些实施例中，所述第二基板还包括：设置于所述第二衬底内的隔离结构，所述隔离结构位于所述第二晶体管的周围；所述第一晶体管包括第一栅极层以及位于所述第一栅极层两侧的第一源漏区和第二源漏区，至少部分所述第一栅极层、至少部分所述第一源漏区以及至少部分所述第二源漏区在所述第二衬底上的正投影落入所述隔离结构在所述第二衬底上的正投影内，所述第一接触插塞贯穿所述第二介质层和所述隔离结构分别连接至所述第一晶体管的第一栅极层、第一源漏区和第二源漏区。

8、在一些实施例中，所述半导体结构还包括：覆盖所述第二介质层的层间介质层，所述层间介质层内形成有多个金属层以及用于连接相邻的两个金属层的导电通孔，所述金属层和所述导电通孔沿垂直于所述第一衬底的方向交替分布，所述金属层通过所述第一接触插塞和所述第二接触插塞分别与所述第一晶体管和所述第二晶体管电连接。

9、本公开实施例还提供一种半导体结构的制造方法，包括：

10、提供第一基板，所述第一基板包括第一衬底、形成在所述第一衬底上的第一晶体管以及覆盖所述第一晶体管的第一介质层；

11、提供第二基板，所述第二基板至少包括第二衬底、形成在所述第二衬底上的第二晶体管以及覆盖所述第二晶体管的第二介质层；

12、执行键合工艺，以将所述第二基板固定在所述第一基板上，且所述第二基板远离所述第二介质层的一侧与所述第一介质层的上表面对应键合连接；

13、执行刻蚀工艺，形成从所述第二介质层的上表面分别延伸至所述第一晶体管的第一接触孔以及延伸至所述第二晶体管的第二接触孔，并在所述第一接触孔内形成与所述第一晶体管电连接的第一接触插塞，在所述第二接触孔内形成与所述第二晶体管电连接的第二接触插塞，所述第一接触插塞的高度大于所述第二接触插塞的高度。

14、在一些实施例中，提供第二基板，所述第二基板至少包括第二衬底、形成在所述第二衬底上的第二晶体管以及覆盖所述第二晶体管的第二介质层，包括：

15、提供初始基板，所述初始基板包括第三衬底、覆盖所述第三衬底的第一绝缘层以及覆盖所述第一绝缘层的第二衬底；

16、在所述第二衬底上形成第二晶体管以及位于所述第二晶体管周围的隔离结构；

17、在所述第二衬底上形成第二介质层，所述第二介质层覆盖所述第二晶体管和所述隔离结构；

18、去除所述第三衬底。

19、在一些实施例中，

20、在去除所述第三衬底之后，执行所述键合工艺之前，还包括：在所述第一绝缘层远离所述第二衬底的一侧形成第二绝缘层，并对所述第二绝缘层远离所述第一绝缘层的一侧执行平坦化工艺，以使所述第二绝缘层远离所述第一绝缘层的一侧的粗糙度的范围在之间；

21、执行键合工艺，包括：将所述第二绝缘层远离所述第一绝缘层的一侧与所述第一介质层远离所述第一衬底的一侧对应键合连接。

22、在一些实施例中，执行刻蚀工艺，形成从所述第二介质层的上表面分别延伸至所述第一晶体管的第一接触孔以及延伸至所述第二晶体管的第二接触孔，包括：

23、在一道刻蚀工艺中形成第一接触孔和第二接触孔，所述第二接触孔的孔径与所述第一接触孔的孔径的比值范围在1.1至5之间。

24、在一些实施例中，所述方法还包括：

25、形成层间介质层，并在所述层间介质层内形成多个金属层以及用于连接相邻的两个金属层的导电通孔，所述金属层和所述导电通孔沿垂直于所述第一衬底的方向交替分布，所述金属层通过所述第一接触插塞和所述第二接触插塞分别与所述第一晶体管和所述第二晶体管电连接。

26、本公开实施例提供的半导体结构及其制造方法，其中，半导体结构包括：第一基板，所述第一基板至少包括第一衬底、形成在所述第一衬底上的第一晶体管以及覆盖所述第一晶体管的第一介质层；第二基板，位于所述第一基板上，所述第二基板至少包括第二衬底、形成在所述第二衬底上的第二晶体管以及覆盖所述第二晶体管的第二介质层；所述第二基板与所述第一基板通过键合的方式连接；分立设置的第一接触插塞和第二接触插塞，所述第一接触插塞从所述第二介质层的上表面延伸至所述第一晶体管并与所述第一晶体管电连接，所述第二接触插塞从所述第二介质层的上表面延伸至所述第二晶体管并与所述第二晶体管电连接，所述第一接触插塞的高度大于所述第二接触插塞的高度。本公开实施例提供的半导体结构包括位于下层的第一晶体管和位于上层的第二晶体管，实现晶体管的三维堆叠，能够提高相同面积内晶体管的数量，降低成本，且可以得到一些单层晶体管无法做到的结构形式；同时，本公开实施例采用键合工艺将第一基板和第二基板对应连接，降低形成三维结构的工艺难度，且第一晶体管和第二晶体管可以分开制造，从而分散了第一晶体管和第二晶体管在制造中的工艺风险，且能够避免在形成第二晶体管时对第一晶体管产生影响，提高工艺稳定性和半导体结构的性能。

27、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书及附图变得明显。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第二基板还包括位于所述第二衬底下方的第一绝缘层；所述半导体结构还包括：位于所述第一绝缘层下方的第二绝缘层，所述第二绝缘层的下表面与所述第一介质层的上表面对应键合连接；其中，所述第二绝缘层下表面的粗糙度的范围在之间。

3.根据权利要求1所述的半导体结构，其特征在于，所述第一晶体管和所述第二晶体管在所述第二衬底上的正投影部分重叠。

4.根据权利要求1所述的半导体结构，其特征在于，所述第二基板还包括：设置于所述第二衬底内的隔离结构，所述隔离结构位于所述第二晶体管的周围；所述第一晶体管包括第一栅极层以及位于所述第一栅极层两侧的第一源漏区和第二源漏区，至少部分所述第一栅极层、至少部分所述第一源漏区以及至少部分所述第二源漏区在所述第二衬底上的正投影落入所述隔离结构在所述第二衬底上的正投影内，所述第一接触插塞贯穿所述第二介质层和所述隔离结构分别连接至所述第一晶体管的第一栅极层、第一源漏区和第二源漏区。

5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：覆盖所述第二介质层的层间介质层，所述层间介质层内形成有多个金属层以及用于连接相邻的两个金属层的导电通孔，所述金属层和所述导电通孔沿垂直于所述第一衬底的方向交替分布，所述金属层通过所述第一接触插塞和所述第二接触插塞分别与所述第一晶体管和所述第二晶体管电连接。

6.一种半导体结构的制造方法，其特征在于，包括：

7.根据权利要求6所述的制造方法，其特征在于，提供第二基板，所述第二基板至少包括第二衬底、形成在所述第二衬底上的第二晶体管以及覆盖所述第二晶体管的第二介质层，包括：

8.根据权利要求7所述的制造方法，其特征在于，

9.根据权利要求6所述的制造方法，其特征在于，执行刻蚀工艺，形成从所述第二介质层的上表面分别延伸至所述第一晶体管的第一接触孔以及延伸至所述第二晶体管的第二接触孔，包括：

10.根据权利要求6所述的制造方法，其特征在于，所述方法还包括：

技术总结
公开了一种半导体结构及其制造方法，其中，半导体结构包括：第一基板，第一基板至少包括第一衬底、形成在第一衬底上的第一晶体管以及覆盖第一晶体管的第一介质层；第二基板，位于第一基板上，第二基板至少包括第二衬底、形成在第二衬底上的第二晶体管以及覆盖第二晶体管的第二介质层；第二基板与第一基板通过键合的方式连接；分立设置的第一接触插塞和第二接触插塞，第一接触插塞从第二介质层的上表面延伸至第一晶体管并与第一晶体管电连接，第二接触插塞从第二介质层的上表面延伸至第二晶体管并与第二晶体管电连接，第一接触插塞的高度大于第二接触插塞的高度。

技术研发人员：刘威,李秋智,潘超,胡杏,田应超
受保护的技术使用者：湖北三维半导体集成创新中心有限责任公司
技术研发日：
技术公布日：2024/1/16