半导体装置的制造方法与流程

本发明涉及半导体装置的制造方法。

背景技术：

1、就具有栅极构造的半导体装置而言，以覆盖栅极构造的方式在半导体衬底之上形成层间绝缘膜。作为用于消除由层间绝缘膜导致的台阶的构造，具有在层间绝缘膜之间形成与层间绝缘膜相同程度的高度的钨电极的构造(以下称为“插塞构造”)。通过插塞构造，从而确保在层间绝缘膜的上部形成的表面电极的平坦性，半导体装置的可靠性提高。

2、此外，除此之外，以往为了使具有沟槽栅极电极的半导体装置的表面电极平坦化，还提出了各种构造(例如专利文献1、2)。

3、专利文献1：日本特开2013-98228号公报

4、专利文献2：日本特开2011-3726号公报

技术实现思路

1、在专利文献1的方法中，由于层间绝缘膜的开口部到达沟槽栅极的正上方，因此需要加厚层间绝缘膜，另外还需要严格地管理层间绝缘膜的开口部的锥角。另外，存在表面电极的平坦度不足的问题。

2、另外，在专利文献2的方法中，为了消除表面电极的台阶，需要多次重复成膜工序、回流以及蚀刻工序，存在工序数增加的问题。

3、另外，在采用插塞构造的情况下，需要追加阻挡金属及钨插塞的形成工序，存在工序数增加的问题。

4、本发明就是为了解决上述问题而提出的，其目的在于，就具有栅极构造的半导体装置而言，不增加工序数就提高了表面电极的平坦性。

5、在本发明的第1半导体装置的制造方法中，在半导体衬底的第1主面离散地形成多个栅极构造，离散地形成将半导体衬底的多个栅极构造覆盖的多个栅极层间膜，将比多个栅极层间膜厚的第1表面电极通过溅射而形成于多个栅极层间膜之间的半导体衬底的第1主面之上以及多个栅极层间膜之上，将因栅极层间膜与半导体衬底的第1主面之间的台阶而产生的第1表面电极的凹部及凸部中的凸部，通过使用了光刻的干蚀刻而去除，由此使第1表面电极的上表面平坦化。

6、在本发明的第2半导体装置的制造方法中，在半导体衬底的第1主面离散地形成多个栅极构造，离散地形成将半导体衬底的多个栅极构造覆盖的多个栅极层间膜，将比多个栅极层间膜薄的第1表面电极形成于多个栅极层间膜之间的半导体衬底的第1主面之上以及多个栅极层间膜之上，将第2表面电极通过镀敷处理而形成于第1表面电极的上表面之上。

7、发明的效果

8、根据本发明的第1半导体装置的制造方法，通过1次溅射和1次干蚀刻而使第1表面电极的上表面平坦化。另外，由于不采用插塞构造，因此不需要形成钨插塞和阻挡金属的工序。因此，能够以少的工序数而实现表面电极的平坦化。

9、根据本发明的第2半导体装置的制造方法，由于省略第1表面电极的平坦化处理，因此与本发明的第1半导体装置的制造方法相比，能够进一步减少工序数。并且，由于能够将第2表面电极的上表面的台阶的高度抑制为小于或等于栅极层间膜的厚度，因此能够根据栅极层间膜的厚度而使表面电极平坦化。

10、本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。

技术特征：

1.一种半导体装置的制造方法，在该半导体装置的制造方法中，

2.根据权利要求1所述的半导体装置的制造方法，其中，

3.根据权利要求1或2所述的半导体装置的制造方法，其中，

4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，

5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，

6.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，

技术总结
本发明的目的在于，就具有栅极构造的半导体装置而言，不增加工序数就提高表面电极的平坦性。在本发明的半导体装置的制造方法中，在半导体衬底(1)的第1主面(1A)离散地形成多个栅极构造，离散地形成将半导体衬底(1)的多个栅极构造覆盖的多个栅极层间膜(5)，将比栅极层间膜(5)厚的第1表面电极(6)通过溅射而形成于多个栅极层间膜(5)之间的半导体衬底(1)的第1主面(1A)之上以及多个栅极层间膜(5)之上，将因栅极层间膜(5)与半导体衬底(1)的第1主面(1A)之间的台阶而产生的第1表面电极(6)的凹部及凸部中的凸部，通过使用了光刻的干蚀刻而去除，由此使第1表面电极(6)的上表面平坦化。

技术研发人员：工藤智人
受保护的技术使用者：三菱电机株式会社
技术研发日：
技术公布日：2024/1/15