一种P沟道半导体器件及其制备方法与流程

本发明涉及半导体，特别地涉及一种p沟道半导体器件及其制备方法。

背景技术：

1、iii-v族化合物是重要的半导体材料，例如aln、gan、inn、alp、gaas及这些材料的化合物，如algan、ingan、alingan等。由于iii-v族化合物具有直接带隙、宽禁带、高击穿电场强度等优点，以gan为代表的iii-v族化合物半导体广泛应用在发光器件、电力电子、射频器件等领域。

2、iii-v族化合物是一类极性半导体材料，在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在能够吸引可移动的电子或空穴等载流子，从而形成二维电子气（2deg）或二维空穴气（2dhg），并且具有较高的面电荷密度。同时，由于不需要对半导体材料进行掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。以图1中的hemt（high electron mobilitytransistors，高电子迁移率晶体管）原理为例，图1是现有技术中的一种横向耗尽型hemt的结构原理图。hemt的底层是衬底层(一般为sic或si等材料)，然后外延生长n型gan作为沟道层，在沟道层上外延生长的p型algan作为势垒层，在沟道层和势垒层的界面形成algan/gan异质结，异质结处形成二维电子气（2deg）。在势垒层上淀积形成绝缘接触的栅极(g)，源极(s)区和漏极(d)区进行高浓度掺杂，使源极和漏极与沟道中的二维电子气相连形成欧姆接触。

3、虽然iii-v族化合物同样能够产生高密度的空穴气，但是由于现有器件结构绝大多数为如图1所示的平面的横向器件，因而单位面积上的空穴集成度不够高，很难制备出与n沟道器件效果相近的p沟道器件。

技术实现思路

1、针对现有技术中存在的技术问题，本发明提出了一种p沟道半导体器件及其制备方法，用于降低p沟道半导体器件的制备难度。

2、为了解决上述技术问题，本发明提供了一种p沟道半导体器件，所述p沟道半导体器件包括由沟道层和势垒层构成的外延体、第一电极、第二电极和第三电极；其中，所述外延体的沟道层具有第一垂直界面，所述势垒层自所述沟道层的第一垂直界面外延得到；所述沟道层自下向上包括n型半导体层和p型半导体层，在所述p型半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述n型半导体层中被耗尽；所述外延体自顶部分隔为并列第一外延体和第二外延体，所述第一外延体中的垂直的二维空穴气和所述第二外延体中的垂直的二维空穴气绝缘隔离；所述第一电极提供在所述第一外延体的顶部；所述第二电极提供在所述第二外延体的顶部；所述第三电极直接或间接地提供在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上，且所述第三电极分别覆盖所述第一外延体中所述p型半导体层的部分区域、所述第二外延体中所述p型半导体层的部分区域及n型半导体层的部分区域，在对所述第三电极外加电压时能够电连接所述第一外延体中的二维空穴气和所述第二外延体中的二维空穴气；其中，所述沟道层和所述势垒层为分别为iii-v族化合物的半导体层。

3、在另一方面，本发明还提供了一种p沟道半导体器件的制备方法，包括以下步骤：

4、提供沟道层，所述沟道层自下向上包括n型半导体层和p型半导体层，且所述沟道层具有第一垂直界面；

5、自所述沟道层的第一垂直界面外延得到势垒层，在所述p型半导体层中靠近与所述势垒层交界的附近区域产生有垂直的二维空穴气，所述垂直的二维空穴气在所述n型半导体层中被耗尽；所述沟道层和所述势垒层构成外延体；

6、将所述外延体自顶部分隔为并列的第一外延体和第二外延体，其中，所述第一外延体中的垂直的二维空穴气和所述第二外延体中的垂直的二维空穴气绝缘隔离；

7、在所述第一外延体的顶部提供第一电极；

8、在所述第二外延体的顶部提供第二电极；

9、在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上直接或间接地提供第三电极，且所述第三电极分别覆盖所述第一外延体中所述p型半导体层的部分区域、所述第二外延体中所述p型半导体层的部分区域及n型半导体层的部分区域，在对所述第三电极外加电压时能够电连接所述第一外延体中的二维空穴气和所述第二外延体中的二维空穴气；

10、其中，所述沟道层和所述势垒层为分别为iii-v族化合物的半导体层。

11、本发明实现了一种垂直的增强型p沟道半导体器件，由于本发明中沟道层中的p型半导体层置于顶层，且作为源极和漏极的电极也置于顶层，因而降低了p沟道器件的制备难度；由于本发明采用了垂直结构，能够提供垂直的高密度空穴气，从而解决了横向器件中p沟道中空穴集成度不高的问题；从安全角度来说，本发明提供的增强型器件能够提高应用电路安全性。

技术特征：

1.一种p沟道半导体器件，其特征在于，包括由沟道层和势垒层构成的外延体、第一电极、第二电极和第三电极；其中，所述沟道层具有第一垂直界面，所述势垒层自所述沟道层的第一垂直界面外延得到；

2.根据权利要求1所述的p沟道半导体器件，其特征在于，所述第一外延体和所述第二外延体之间包括通过离子注入方式或刻蚀方式实现所述第一外延体和所述第二外延体绝缘的隔离区，所述隔离区的深度大于所述p型半导体层的厚度。

3.根据权利要求1或2所述的p沟道半导体器件，其特征在于，所述沟道层中的所述n型半导体层的下层还进一步包括第三半导体层，所述第三半导体层为iii-v族化合物的半导体层，所述第三半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气。

4.根据权利要求3所述的p沟道半导体器件，其特征在于，所述第三电极至少包括第一子电极和第二子电极，所述第一子电极的本体跨越所述n型半导体层，所述第一子电极的上端覆盖所述第一外延体中的所述p型半导体层的部分区域，所述第一子电极的下端覆盖所述第三半导体层的部分区域；所述第二子电极的本体跨越所述n型半导体层，所述第二子电极的上端覆盖所述第二外延体中的所述p型半导体层的部分区域，所述第二子电极的下端覆盖所述第三半导体层的部分区域。

5.根据权利要求4所述的p沟道半导体器件，其特征在于，所述第一子电极和所述第二子电极通过导电金属电连接。

6.根据权利要求4所述的p沟道半导体器件，其特征在于，所述第一子电极自所述外延体侧面延伸到所述第一外延体的顶部；和/或所述第二子电极自所述外延体侧面延伸到所述第二外延体的顶部。

7.根据权利要求6所述的p沟道半导体器件，其特征在于，进一步包括位于外延体顶部的第一介质层、第一电极引出端和/或第二电极引出端，所述第一介质层至少包覆位于所述第一外延体的顶部的所述第一电极和/或位于所述第二外延体的顶部的所述第二电极，在所述第一子电极自所述外延体侧面延伸到所述第一外延体的顶部时位于所述第一介质层上方，所述第一子电极下方的所述第一电极通过第一引出金属与所述第一电极引出端电连接；在所述第二子电极自所述外延体侧面延伸到所述第二外延体的顶部时位于所述第一介质层上方，所述第二子电极下方的所述第二电极通过第二引出金属与所述第二电极引出端电连接。

8.根据权利要求1所述的p沟道半导体器件，其特征在于，进一步包括衬底，所述衬底包括具有高度差的第一台面和第二台面，连接所述第一台面和所述第二台面的衬底台阶侧面具备六轴对称性；对应地，以所述衬底台阶侧面作为外延面依次外延得到所述沟道层和所述势垒层。

9.根据权利要求8所述的p沟道半导体器件，其特征在于，进一步包括成核层，以所述衬底台阶侧面作为外延面依次外延得到所述成核层、所述沟道层和所述势垒层。

10.一种p沟道半导体器件的制备方法，其特征在于，包括：

11.根据权利要求10所述的p沟道半导体器件的制备方法，其特征在于，自所述外延体的顶部，通过离子注入方式或刻蚀方式得到实现第一外延体和第二外延体绝缘的隔离区，所述隔离区的深度大于所述p型半导体层的厚度。

12.根据权利要求10所述的p沟道半导体器件的制备方法，其特征在于，在提供沟道层时，还进一步在所述沟道层的所述n型半导体层的下层提供第三半导体层，所述第三半导体层为iii-v族化合物的半导体层，所述第三半导体层中靠近与所述势垒层交界的区域产生有垂直的二维空穴气。

13.根据权利要求12所述的p沟道半导体器件的制备方法，其特征在于，在所述外延体侧面的自所述第一垂直界面外延的所述势垒层上直接或间接地提供第三电极的步骤进一步包括：

14.根据权利要求13所述的p沟道半导体器件的制备方法，其特征在于，在所述外延体侧面自所述第一垂直界面外延的所述势垒层上直接或间接地提供第一子电极和第二子电极时，还进一步包括提供导电金属以电连接所述第一子电极和所述第二子电极。

15.根据权利要求13所述的p沟道半导体器件的制备方法，其特征在于，在所述外延体侧面自所述第一垂直界面外延的所述势垒层上直接或间接地提供第一子电极和第二子电极时，自所述第一垂直界面外延的所述势垒层提供第一介质层；在所述第一介质层上提供所述第一子电极和所述第二子电极。

16.根据权利要求15所述的p沟道半导体器件的制备方法，其特征在于，自所述第一垂直界面外延的所述势垒层提供第一介质层时，所述第一介质层外延到所述第一外延体的顶部，并覆盖所述第一外延体的顶部的所述第一电极；

17.根据权利要求10所述的p沟道半导体器件的制备方法，其特征在于，进一步包括：提供衬底，所述衬底包括具有高度差的第一台面和第二台面，连接所述第一台面和所述第二台面的衬底台阶侧面具备六轴对称性；对应地，以所述衬底台阶侧面作为外延面依次外延所述沟道层和所述势垒层。

18.根据权利要求17所述的p沟道半导体器件的制备方法，其特征在于，在提供衬底之后进一步包括：以所述衬底台阶侧面作为外延面外延成核层，以所述成核层为核心依次外延所述沟道层和所述势垒层。

技术总结
本发明涉及一种P沟道半导体器件及其制备方法，属于半导体技术领域，用于解决P沟道器件制备难度大的问题。本发明提供的P沟道半导体器件包括由沟道层和势垒层构成的外延体，势垒层自沟道层的第一垂直界面外延得到；沟道层包括自下向上排列的N型半导体层和P型半导体层；外延体自顶部分隔为并列的第一外延体和第二外延体，第一外延体中垂直的二维空穴气和第二外延体中垂直的二维空穴气绝缘隔离；第一电极提供在第一外延体的顶部；第二电极提供在第二外延体的顶部；第三电极提供在外延体侧面的自第一垂直界面外延的势垒层上。本发明提供的增强型P沟道半导体器件能够提供垂直的高密度空穴气，降低了P沟道器件的制备难度。

技术研发人员：陈龙,闫韶华,黎子兰
受保护的技术使用者：广东致能科技有限公司
技术研发日：
技术公布日：2024/1/15