本申请涉及芯片,特别涉及一种v型的引脚排布结构及高速差分信号芯片。
背景技术:
1、通常,芯片引脚包括回流地引脚gnd和高速差分信号引脚对,高速差分信号引脚对包括p型引脚和n型引脚两个信号引脚,芯片引脚中的高速差分信号引脚的排列如图1所示,每一对差分信号引脚对(如1p和1n,2p和2n)的周边都会有相应的对称的回流地引脚。从图1中可以看到,一对高速差分信号引脚对需要一对回流地引脚。
2、参见图2所示,为了减少回流地引脚的数量,相邻的两对高速差分信号引脚对共用一个回流地引脚,所以两对高速差分信号引脚对使用3个回流地引脚来完成高速差分信号引脚的排布设计,而且这种高速差分信号引脚排列要么水平排列要么垂直排列,称之为“+”型高速差分信号引脚排列。实际上这是一种非常理想的芯片高速差分信号引脚排布类型。
3、芯片的一对高速差分信号引脚对需要一对回流地引脚,在芯片引脚有限的条件下,这些回流地引脚会大大缩减芯片有效信号的数量,并限制信号和引脚的相对位置。即使在共用一个回流地引脚的情况下,回流地引脚的位置被限制在固定的高速差分信号引脚的左右或者上下,一旦出现了不能对称分布回流地引脚的情况,就会影响高速差分信号的信号完整性,严重情况下会导致串扰增大,通信失败。如图3所示,回流地引脚因为芯片设计原因不能对称分布,这种情况会严重影响信号完整性。
技术实现思路
1、本申请实施例提供一种v型的引脚排布结构及高速差分信号芯片,以解决相关技术中回流地引脚因为芯片设计原因不能对称分布,影响信号完整性的问题。
2、第一方面,提供了一种v型的引脚排布结构,其包括多行引脚,相邻的两行引脚中,上一行的各个引脚与下一行对应的各个引脚之间交错分布;
3、所有的引脚中,至少有一部分为回流地引脚,至少有一部分为差分信号引脚;
4、所有的差分信号引脚中,至少有一部分为p型引脚,至少有一部分为n型引脚;
5、一个p型引脚和一个n型引脚组成一个差分信号引脚对,差分信号引脚对的两个差分信号引脚分布在相邻的两行中;
6、所有的差分信号引脚对中,至少有一部分为第一差分信号引脚对,以及对应的第二差分信号引脚对;
7、该引脚排布结构包括v型构造,所述v型构造包括一个回流地引脚、第一差分信号引脚对以及对应的第二差分信号引脚对,且所述回流地引脚构成所述v型构造的尖部。
8、一些实施例中,所述v型构造还包括位于同一行的另外两个回流地引脚,两个回流地引脚分别位于第一差分信号引脚对以及对应的第二差分信号引脚对远离尖部的一侧;
9、两个回流地引脚与第一差分信号引脚和第二差分信号引脚不在同一行。
10、一些实施例中,在行方向上,至少有相邻的两个v型构造,其共用一个回流地引脚,以使相邻的两个v型构造形成w型构造。
11、一些实施例中,在行方向上,相邻的两个v型构造之间至少相隔n列,n为自然数。
12、一些实施例中,在行方向上,相邻的两个v型构造之间,构成尖部的回流地引脚位于同一行。
13、一些实施例中,在列方向上,相邻的两个v型构造,构成尖部的回流地引脚至少相隔n行,n为自然数且不为0。
14、一些实施例中,在列方向上,相邻的两个v型构造之间,构成尖部的回流地引脚位于同一列,或者至少相隔n列,n为自然数。
15、一些实施例中,相邻的两个引脚的间距为23.62mil、27.56mil、31.5mil或38.98mil。
16、一些实施例中,所述v型构造中的回流地引脚、第一差分信号引脚对的两个差分信号引脚以及对应的第二差分信号引脚对的两个差分信号引脚,在行方向上的分布顺序依次为:
17、第一差分信号引脚对的p型引脚、第一差分信号引脚对的n型引脚、回流地引脚、第二差分信号引脚对的p型引脚、第二差分信号引脚对的n型引脚;
18、或者,第一差分信号引脚对的p型引脚、第一差分信号引脚对的n型引脚、回流地引脚、第二差分信号引脚对的n型引脚、第二差分信号引脚对的p型引脚;
19、或者,第一差分信号引脚对的n型引脚、第一差分信号引脚对的p型引脚、回流地引脚、第二差分信号引脚对的n型引脚、第二差分信号引脚对的p型引脚;
20、或者,第一差分信号引脚对的n型引脚、第一差分信号引脚对的p型引脚、回流地引脚、第二差分信号引脚对的p型引脚、第二差分信号引脚对的n型引脚。
21、第二方面,提供了一种高速差分信号芯片,其配置有如上任一所述的v型的引脚排布结构。
22、本申请提供的技术方案带来的有益效果包括:
23、本申请提供的v型的引脚排布结构,回流地引脚在满足对称分布的前提下又满足高速差分信号的信号完整性,甚至串扰小于"+"型差分信号引脚排布的场景。
24、v型的引脚排布结构使芯片在排布高速差分信号的引脚时更方便,不局限于水平和垂直方向。
1.一种v型的引脚排布结构,其特征在于,其包括多行引脚,相邻的两行引脚中,上一行的各个引脚与下一行对应的各个引脚之间交错分布;
2.如权利要求1所述的v型的引脚排布结构,其特征在于:
3.如权利要求2所述的v型的引脚排布结构,其特征在于:
4.如权利要求1所述的v型的引脚排布结构,其特征在于:
5.如权利要求1所述的v型的引脚排布结构,其特征在于:
6.如权利要求1所述的v型的引脚排布结构,其特征在于:
7.如权利要求1所述的v型的引脚排布结构,其特征在于:
8.如权利要求1所述的v型的引脚排布结构,其特征在于:
9.如权利要求1所述的v型的引脚排布结构,其特征在于:
10.一种高速差分信号芯片,其特征在于:其配置有如权利要求1至9任一所述的v型的引脚排布结构。