半导体结构的制备方法及半导体结构与流程

本发明属于半导体制造，尤其涉及一种半导体结构的制备方法及半导体结构。

背景技术：

1、在日益高度集成化发展的半导体器件中，可能一个芯片中就集成了众多的元器件，比如，电容、电阻等，为避免相邻的元器件相互干扰或发生短路，在集成电路的制造过程中必须把相邻器件隔离开来，这些器件在后续互联以形成所需要的特定的电路结构。如隔离没做好可能会导致漏电、击穿低、闩锁效应等。因此，隔离技术是集成电路制造中的一项关键技术。

2、在现有的隔离技术中，通常是在相邻器件之间填充绝缘材料形成隔离区。常见的隔离技术包括局部硅氧化技术(local oxidation of silicon，locos)和浅沟槽隔离技术(shallow trench isolation，sti)，其中，sti技术通常只在槽深0.35μm以下才会应用，而locos工艺以氮化硅为掩膜实现了深沟槽(深度大于0.5μm)硅的选择性氧化。

3、传统的locos的工艺流程包括：在硅晶圆表面沉积一定厚度的氮化物层，再去除需要形成locos区域的氮化物层，然后通过热氧化的方式在没有被氮化物层覆盖的区域生长氧化层形成所需厚度的locos，从而将两个器件进行隔离。但传统的locos工艺由于有源区方向的场氧侵蚀，氮化物层的边缘会凸起，形成类似鸟嘴的结构，称为“鸟嘴效应”(birdbeak)，鸟嘴效应会导致器件尺寸增大且性能下降。

技术实现思路

1、针对相关技术中存在的至少一个不足之处，本发明提供了一种半导体结构的制备方法及半导体结构，可以有效改善传统locos工艺中所出现的“鸟嘴效应”。

2、本申请第一方面提供一种半导体结构的制备方法，包括以下步骤：

3、提供一半导体衬底；

4、在半导体衬底之上形成氧化物层以及位于氧化物层之上的第一氮化物层；

5、形成沟槽，沟槽由第一氮化物层贯通至半导体衬底的内部；

6、采用炉管工艺在沟槽内生长第一隔离部；

7、采用沉积工艺在第一隔离区之上沉积形成第二隔离部，第一隔离部和第二隔离区至少填满沟槽。

8、在第一方面的一些实施例中，第一隔离部的厚度为第二隔离部的厚度为

9、在第一方面的一些实施例中，采用化学气相沉积工艺形成第二隔离部，化学气相沉积工艺在350～450℃、3～3.5torr的条件下执行，第二隔离部的材料为二氧化硅。

10、在第一方面的一些实施例中，第二隔离部覆盖至第一氮化物层之上，制备方法还包括以下步骤：

11、在第二隔离部之上形成覆盖第二隔离部的第二氮化物层；

12、采用化学机械研磨工艺进行平坦化直至第一氮化物层以及位于第一氮化物层之上的第二隔离部和第二氮化物层被移除。

13、在第一方面的一些实施例中，第二氮化物层的厚度为

14、在第一方面的一些实施例中，利用化学机械研磨工艺进行平坦化至少包括以下四个阶段：

15、第一阶段：研磨第二氮化物层，设置研磨速率为

16、第二阶段：同时研磨第二氮化物层和第二隔离部，设置研磨速率为

17、

18、第三阶段：研磨第二隔离部，设置研磨速率为

19、第四阶段：同时研磨第一氮化物层和第二隔离部，设置研磨速率为直至第一氮化物层被完全移除。

20、在第一方面的一些实施例中，炉管工艺为高温炉管工艺，在常压、1100～1200℃的条件下进行。

21、在第一方面的一些实施例中，沟槽的深度为0.5～1.0μm。

22、本申请第二方面提供一种根据第一方面任一项所述的半导体结构的制备方法制备获得的半导体结构。

23、在第二方面的一些实施例中，包括：

24、半导体衬底，在半导体衬底中形成有沟槽；

25、隔离部，隔离部填充于沟槽内，隔离部包括覆盖沟槽底部和侧壁的第一隔离部以及被第一隔离部在侧面和底面包围的第二隔离部，其中，第一隔离部和第二隔离部在不同工序中分别形成。

26、与现有技术相比，本发明的优点和积极效果在于：

27、(1)本申请至少一个实施例所提供的半导体结构的制备方法，提供了一种新的locos工艺，其采用炉管工艺和沉积工艺相结合，可以有效改善传统locos工艺所出现的“鸟嘴效应”和晶圆翘曲(warpage)过大的问题，同时降低工艺成本，提高器件性能；

28、(2)本申请至少一个实施例所提供的半导体结构的制备方法，其利用氮化物和氧化物掩膜速率的差异，配合各层高度差的设置，实现利用cmp工艺获得优良的平坦度，且翘曲较小；

29、(3)本申请至少一个实施例所提供的半导体结构，不会出现由于场氧侵蚀所形成的“鸟嘴效应”的缺陷，并且具有较好的平坦度，生产成本较低，性能更加优良。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一隔离部的厚度为所述第二隔离部的厚度为

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，采用化学气相沉积工艺形成所述第二隔离部，所述化学气相沉积工艺在350～450℃、3～3.5torr的条件下执行，所述第二隔离部的材料为二氧化硅。

4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第二隔离部覆盖至所述第一氮化物层之上，所述制备方法还包括以下步骤：

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第二氮化物层的厚度为

6.根据权利要求4所述的半导体结构的制备方法，其特征在于，利用化学机械研磨工艺进行平坦化至少包括以下四个阶段：

7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述炉管工艺为高温炉管工艺，在常压、1100～1200℃的条件下进行。

8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述沟槽的深度为0.5～1.0μm。

9.一种根据权利要求1-8任一项所述的半导体结构的制备方法制备获得的半导体结构。

10.根据权利要求9所述的半导体结构，其特征在于，包括：

技术总结
本发明涉及一种半导体结构的制备方法及半导体结构，其中，制备方法包括以下步骤：提供一半导体衬底；在半导体衬底之上形成氧化物层以及位于氧化物层之上的第一氮化物层；形成沟槽，沟槽由第一氮化物层贯通至半导体衬底的内部；采用炉管工艺在沟槽内生长第一隔离部；采用沉积工艺在第一隔离区之上沉积形成第二隔离部，第一隔离部和第二隔离区至少填满沟槽。该制备方法可以有效改善传统LOCOS工艺所出现的“鸟嘴效应”和晶圆翘曲过大的问题，同时降低工艺成本，提高器件性能。

技术研发人员：张甍,曹学文,李亨,颜天才,杨列勇
受保护的技术使用者：物元半导体技术（青岛）有限公司
技术研发日：
技术公布日：2024/3/4