半导体封装结构的制作方法

本申请涉及集成电路封装，具体而言涉及半导体封装结构。

背景技术：

1、现有的半导体封装结构一般包括引线框架、固晶胶、芯片和塑封体。芯片通过固晶胶安装于引线框架，且芯片与引线框架键合，塑封体覆盖引线框架、固晶胶和芯片。现有的半导体封装结构易出现分层的缺陷。其中，分层多发生于芯片的侧壁所在区域(例如芯片的侧壁与塑封体之间)、芯片的顶部所在区域(例如芯片的顶部与塑封体之间)以及芯片下方所在区域(例如引线框架与固晶胶之间)。特别是在大功率产品上更易出现分层，导致产品性能褪化甚至失效。

2、因此，需要改善半导体封装结构的分层问题，以防止芯片封装产品因分层而导致的封装器件失效。

技术实现思路

1、有鉴于此，为解决上述技术问题，本申请提供半导体封装结构，该半导体封装结构包括引线框架、第一导热层、第二导热层、芯片以及塑封体。

2、第一导热层设置于引线框架的一表面之上，包含第一银粉颗粒。第二导热层设置于第一导热层之上，包含树脂及第二银粉颗粒，第一银粉颗粒的粒径小于第二银粉颗粒的粒径。芯片设置于第二导热层之上，芯片的底面及至少部分侧壁与第二导热层接触。塑封体覆盖引线框架、第一导热层、第二导热层和芯片。

3、有益效果：区别于现有技术，本申请中，由于第一导热层的第一银粉颗粒的粒径小于第二导热层的第二银粉颗粒的粒径，使得第一导热层的致密性优于第二导热层，因此，第一导热层具有良好的抗曲跷能力。从而第一导热层能够抵消来自引线框架的变形应力，进而能够抑制或避免芯片下方所在区域的分层。由于第二导热层包含树脂，而树脂能够抵消一步分沿芯片厚度方向的正面应力，从而能够降低芯片的顶部所在区域因正面应力而导致的分层。此外，相比于第一导热层，包含树脂的第二导热层的热膨胀系数与塑封体的热膨胀系数更为接近，使得第二导热层与塑封体的粘附性更佳。从而芯片的至少部分侧壁通过第二导热层与塑封体连接，能够抑制或避免芯片的侧壁所在区域的分层。如此，通过第一导热层及第二导热层的配合，能够避免或降低半导体封装结构内部的分层。

技术特征：

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：

2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一导热层由全烧结银胶烧结而成，且所述第一导热层中所述第一银粉颗粒的质量占比为95％以上。

3.根据权利要求1所述的半导体封装结构，其特征在于，所述第二导热层中所述第二银粉颗粒的质量占比小于所述第一导热层中所述第一银粉颗粒的质量占比。

4.根据权利要求1所述的半导体封装结构，其特征在于，所述第一银粉颗粒的粒径小于1μm，所述第二银粉颗粒的粒径大于或者等于1μm。

5.根据权利要求1所述的半导体封装结构，其特征在于，所述第二银粉颗粒的粒径为2～20μm。

6.根据权利要求1所述的半导体封装结构，其特征在于，所述第二导热层由半烧结银胶烧结而成，且第二导热层中所述第二银粉颗粒的质量占比为85％～98％。

7.根据权利要求1所述的半导体封装结构，其特征在于，所述第一导热层的厚度为20～200μm。

8.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框架包含基岛和若干引脚，各所述引脚间隔位于所述基岛外周；所述第一导热层设置于所述基岛上；所述芯片的上表面设有电极，所述电极通过引线与所述引脚电连接；所述塑封体覆盖所述基岛和部分所述引脚，并包裹所述引线。

9.根据权利要求8所述的半导体封装结构，其特征在于，所述引脚设有第一区域，所述第一区域为包覆于所述塑封体的区域；所述基岛背离所述芯片一侧设有第二区域，所述第二区域为露出于所述塑封体的区域。

10.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构包括电镀银层，所述电镀银层形成于第一导热层与所述引线框架之间。

11.根据权利要求10所述的半导体封装结构，其特征在于，所述电镀银层的厚度为1.78～7.62μm。

12.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片的热导率大于或等于100w/mk。

13.根据权利要求1所述的半导体封装结构，其特征在于，所述第一导热层的分布面积为第一分布面积s1、所述第二导热层的分布面积为第二分布面积s2，所述芯片的分布面为第三分布面积s3，所述第一分布面积s1、所述第二分布面积s2和所述第三分布面积s3满足第一公式，所述第一公式为：

14.根据权利要求1所述的半导体封装结构，其特征在于，第二导热层形成有芯片包覆槽，所述芯片嵌入芯片包覆槽，芯片包覆槽的底壁与芯片的底面接触，芯片包覆槽的侧壁与芯片的侧壁接触。

15.根据权利要求14所述的半导体封装结构，其特征在于，所述第二导热层位于所述芯片包覆槽底壁的部分的厚度为15～185μm。

16.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片具有相互垂直的长度方向和宽度方向；所述芯片在长度方向上具有第一尺寸，所述芯片在宽度方向上具有第二尺寸，所述第一尺寸与所述第二尺寸的比值为2:1～10:1。

17.根据权利要求16所述的半导体封装结构，其特征在于，所述第一尺寸与所述第二尺寸的比值为5.5:1～7.5:1。

18.根据权利要求14所述半导体封装结构，其特征在于，所述芯片包覆槽的侧壁的高度低于所述芯片的高度。

19.根据权利要求14所述的半导体封装结构，其特征在于，所述芯片包覆槽的侧壁的高度为所述芯片的高度的20％-90％。

20.根据权利要求1所述的半导体封装结构，其特征在于，所述第二导热层包覆或露出所述第一导热层的边缘。

21.根据权利要求1所述的半导体封装结构，其特征在于：所述第一导热层的致密性大于所述第二导热层的致密性。

技术总结
本申请公开了半导体封装结构，涉及集成电路封装技术领域。半导体封装结构包括引线框架、第一导热层、第二导热层、芯片以及塑封体；第一导热层设置于引线框架的一表面之上，包含第一银粉颗粒；第二导热层设置于第一导热层之上，包含树脂及第二银粉颗粒，第一银粉颗粒的粒径小于第二银粉颗粒的粒径；芯片设置于第二导热层之上，芯片的底面及至少部分侧壁与第二导热层接触；塑封体覆盖引线框架、第一导热层、第二导热层和芯片。本申请的半导体封装结构能避免或减少分层的产生。

技术研发人员：陈凯,喻建明,李岩,周亮,袁安平,高会强
受保护的技术使用者：泉州市三安集成电路有限公司
技术研发日：
技术公布日：2024/4/24