本申请属于功率器件,尤其涉及一种hk-igbt及其制备方法、芯片。
背景技术:
1、绝缘栅双极晶体管(insulate-gate bipolar transistor,igbt)是由绝缘栅极场效应管和双极型三极管复合而成的一种器件,既有金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)驱动功率小和开关速度快的特点,又有双极型器件饱和压降低而容量大的特点,其频率特性介于mosfet与功率晶体管之间,可正常工作于几十khz频率范围内,是中小功率电力电子设备的主导器件,广泛应用于变频器、照明电路、开关电源等领域。
2、然而,由于igbt是双极性器件,导通时电子和空穴都参与导电,目前的igbt器件中,在关断瞬间,电子能很快从沟道被抽走,而空穴只能通过复合慢慢清除掉,这样就造成了明显的拖尾电流,存在igbt的关断损耗较大的问题。
技术实现思路
1、为了解决上述技术问题,本申请实施例提供了一种hk-igbt及其制备方法、芯片,可以在解决目前的igbt存在的关断损耗较高的问题。
2、本申请实施例第一方面提供了一种hk-igbt的制备方法,所述hk-igbt的制备方法包括:
3、在硅基底的正面注入n型掺杂离子形成电势截止层;
4、在所述电势截止层上外延沉积硅层,并通过多次离子注入工艺形成n型漂移层、空穴势垒层以及p型阱区;
5、在所述p型阱区上的第一预设区域和第二预设区域分别注入n型掺杂离子和p型掺杂离子,形成第一p型重掺杂区、第一n型重掺杂区以及第二n型重掺杂区;其中,所述第一p型重掺杂区位于所述第一n型重掺杂区和所述第二n型重掺杂区之间;
6、在所述p型阱区上的第三预设区域和第四预设区域进行刻蚀形成第一深槽和第二深槽,并在所述第一深槽和所述第二深槽内沉积高介电常数的介质材料以形成第一高k介质层和第二高k介质层;其中,所述第一深槽与所述第一n型重掺杂区接触,所述第二深槽与所述第二n型重掺杂区接触;
7、在所述第一深槽的内壁形成第一栅极介质层,在所述第二深槽的内壁形成第二栅极介质层;
8、在所述第一深槽内形成第一多晶硅层,在所述第二深槽内形成第二多晶硅层,并继续沉积栅极介质材料,使得所述第一栅极介质层包裹所述第一多晶硅层,所述第二栅极介质层包裹所述第二多晶硅层;
9、在硅基底的背面注入p型掺杂离子,形成p型集电区;
10、形成与所述第一p型重掺杂区、所述第一n型重掺杂区、所述第二n型重掺杂区接触的发射极,并形成与所述p型集电区接触的集电极,形成与所述第一多晶硅层接触的第一栅极以及与所述第二多晶硅层接触的第二栅极。
11、在一个实施例中,所述制备方法还包括:
12、在所述第一深槽内沉积高介电常数的介质材料之前,在所述第一深槽的底部形成第一p型屏蔽层;
13、在所述第二深槽内沉积高介电常数的介质材料之前,在所述第二深槽的底部形成第二p型屏蔽层。
14、在一个实施例中,所述第一高k介质层的宽度由所述电势截止层向所述空穴势垒层的方向上逐渐增加。
15、在一个实施例中,所述第二高k介质层的宽度由所述电势截止层向所述空穴势垒层的方向上逐渐增加。
16、在一个实施例中,所述电势截止层内的n型掺杂离子的浓度大于所述n型漂移层内n型掺杂离子的浓度,且小于所述空穴势垒层内n型掺杂离子的浓度。
17、在一个实施例中,所述第一高k介质层和所述第二高k介质层对称设置。
18、在一个实施例中,所述第一p型屏蔽层和所述第二p型屏蔽层为凹形结构,所述第一p型屏蔽层包裹所述第一高k介质的底部,所述第二p型屏蔽层包裹所述第二高k介质的底部。
19、在一个实施例中,所述第一高k介质层与所述第一多晶硅层接触,所述第二高k介质层与所述第二多晶硅层接触。
20、本申请实施例第二方面还提供了一种hk-igbt,所述hk-igbt由上述任一项实施例所述的制备方法制备。
21、本申请实施例第三方面还提供了一种芯片,包括如上述任一项实施例所述的制备方法制备的hk-igbt。
22、本申请实施例的有益效果:通过在第一多晶硅的底部形成第一高k介质层,在第二多晶硅层的底部形成第二高k介质层,可以调节n型漂移层内的电场分布,进而改善器件的关断耗尽速度,降低了器件的关断损耗。
1.一种hk-igbt的制备方法,其特征在于,所述hk-igbt的制备方法包括:
2.如权利要求1所述的hk-igbt的制备方法,其特征在于,所述制备方法还包括:
3.如权利要求1所述的hk-igbt的制备方法,其特征在于,所述第一高k介质层的宽度由所述电势截止层向所述空穴势垒层的方向上逐渐增加。
4.如权利要求1所述的hk-igbt的制备方法,其特征在于,所述第二高k介质层的宽度由所述电势截止层向所述空穴势垒层的方向上逐渐增加。
5.如权利要求1所述的hk-igbt的制备方法,其特征在于,所述电势截止层内的n型掺杂离子的浓度大于所述n型漂移层内n型掺杂离子的浓度,且小于所述空穴势垒层内n型掺杂离子的浓度。
6.如权利要求1所述的hk-igbt的制备方法,其特征在于,所述第一高k介质层和所述第二高k介质层对称设置。
7.如权利要求2所述的hk-igbt的制备方法,其特征在于,所述第一p型屏蔽层和所述第二p型屏蔽层为凹形结构,所述第一p型屏蔽层包裹所述第一高k介质的底部,所述第二p型屏蔽层包裹所述第二高k介质的底部。
8.如权利要求7所述的hk-igbt的制备方法,其特征在于,所述第一高k介质层与所述第一多晶硅层接触,所述第二高k介质层与所述第二多晶硅层接触。
9.一种hk-igbt,其特征在于,所述hk-igbt由权利要求1-8任一项所述的hk-igbt的制备方法制备。
10.一种芯片,其特征在于,包括如权利要求1-8任一项所述的制备方法制备的hk-igbt。