半导体器件和电子系统的制作方法

本公开涉及半导体器件。一个或多个实施例可以被应用到诸如集成电路(ic)的半导体器件。

背景技术：

1、在某些应用中，如汽车应用中，在连接到电池与连接到接地的焊点之间令人满意的爬电距离是组装在印刷电路板(pcb)上的电气模块的理想特征。

2、令人满意的爬电距离有助于避免电路短接(或简称为，短路)，这可能会导致故障操作，甚至汽车起火。短路可能与表面安装技术(smt)组装工艺有关，例如，由于焊剂残留物导致铜迁移或最终产品上可能残留的导电污染物。

3、爬电距离是指绝缘材料上两个导电部件之间的最短距离。该距离的值可以取决于施加的电压，并且可以在诸如用于半导体存储器电路和类似存储设备的jedec存储器标准(参见jedec.org)、诸如din en 60664的标准和/或汽车客户规范之类的规范中定义。

4、解决爬电距离相关问题的方法可能包括从半导体器件的全引线布局中去除接触引线，从而增加连接到电池和接地的关键接触引线之间的间距。

5、这种方法的缺点在于，它涉及根据相关联的引脚列表定制引线框和/或衬底布局。这会导致额外的成本和交付周期问题。

6、另一种方法，如意大利专利no.102020000012910(通过引用并入本文)中所述的，包括在包括导电引线阵列的衬底上布置至少一个半导体芯片，并将半导体芯片电耦合到阵列中的导电引线。设置在衬底上的半导体芯片的电绝缘封装被提供，使得导电引线在封装的表面处暴露。然后(例如，通过喷射印刷、气溶胶印刷、丝网印刷或氧化物生长)在暴露于封装表面的导电引线中的选定的导电引线上提供电绝缘材料，例如阻焊材料。

7、在提供令人满意的结果的同时，这种方法仍然可能暴露于电绝缘材料可能对处理和组装步骤期间产生的划痕敏感的风险。

8、本领域需要帮助提供克服上述缺点的改善的解决方案。

技术实现思路

1、本公开的目的是提供一种半导体器件以及一种电子系统，以至少部分地解决现有技术中存在的上述问题。

2、本公开第一方面提供一种半导体器件，包括：半导体集成电路芯片，被布置在衬底的第一表面上，衬底包括在与第一表面相对的第二表面处的导电引线，在衬底的第二表面的导电引线由掩模层覆盖；绝缘封装，将被布置在衬底的第一表面上的半导体集成电路芯片进行封装；以及至少一个凹陷部分，在绝缘封装上，其中凹陷部分位于由掩模层覆盖的导电引线中的第一导电引线和第二导电引线之间，以便在导电引线中的第一导电引线和第二导电引线之间提供期望的爬电距离。

3、根据一个或多个实施例，其中掩模层包括nipdau层。

4、根据一个或多个实施例，其中，半导体集成电路芯片被布置在衬底的第一表面处的半导体集成电路芯片安装区域处，并且导电引线被布置成围绕半导体集成电路芯片安装区域的阵列。

5、本公开的另一方面提供一种电子系统，包括：支撑板；半导体器件，被放置在支撑板上；其中半导体器件包括：半导体集成电路芯片，被布置在衬底的第一表面上，衬底包括在与第一表面相对的第二表面处的导电引线结构，在衬底的第二表面处的导电引线结构被掩模层覆盖；绝缘封装，将被布置在衬底的第一表面上的半导体集成电路芯片进行封装；以及至少一个凹陷部分，在绝缘封装上，其中凹陷部分位于被掩模层覆盖的导电引线中的第一导电引线和第二导电引线之间，以便在导电引线中的第一导电引线和第二导电引线之间提供期望的爬电距离；其中导电引线结构电连接到支撑板。

6、利用本公开的实施例有利地改善了器件和系统中的爬电距离。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的器件，其特征在于，所述掩模层包括nipdau层。

3.根据权利要求1所述的器件，其特征在于，所述半导体集成电路芯片被布置在所述衬底的所述第一表面处的半导体集成电路芯片安装区域处，并且所述导电引线被布置成围绕所述半导体集成电路芯片安装区域的阵列。

4.一种电子系统，其特征在于，包括：

技术总结
本公开涉及制造半导体器件和电子系统。一种半导体器件，包括：半导体集成电路芯片，被布置在衬底的第一表面上，衬底包括在与第一表面相对的第二表面处的导电引线，在衬底的第二表面的导电引线由掩模层覆盖；绝缘封装，将被布置在衬底的第一表面上的半导体集成电路芯片进行封装；以及至少一个凹陷部分，在绝缘封装上，其中凹陷部分位于由掩模层覆盖的导电引线中的第一导电引线和第二导电引线之间，以便在导电引线中的第一导电引线和第二导电引线之间提供期望的爬电距离。利用本公开的实施例有利地改善了器件和系统中的爬电距离。

技术研发人员：F·V·丰塔纳
受保护的技术使用者：意法半导体股份有限公司
技术研发日：20230504
技术公布日：2024/2/21