本技术涉及保护器件，尤其涉及一种高可靠性抗浪涌电流的过瞬态电压保护器件。
背景技术：
1、当前市场中的保护器件主要是基于氧化锌为主的压敏电阻构成的复合型封装结构，其具有可靠性低及使用寿命限制等缺陷。另也有以硅芯片为半导体的过压保护器件，内部结构设计使用铜材质作为电极，与硅芯片做组合及焊接，在恶劣的应用环境尤其是在高温下，硅芯片极易产生破裂或微裂缝，引起早期失效。可靠性较差主要体现在温度循环测试(-40℃～125℃)上，在500个循环时出现大范围失效，甚至在100或250个循环就开始出现失效。另因产品可靠性及良品率低的问题，硅芯片组装堆叠使用的数量一般也就4～5颗，从而也就限制了常温下抗浪涌电流能力最大只能到15ka左右，已逐渐无法满足应用的需要。
技术实现思路
1、为了克服上述现有技术的缺陷，本实用新型所要解决的技术问题是提供一种高可靠性抗浪涌电流的过瞬态电压保护器件，能够解决因应力不匹配导致半导体芯片产生破裂或微裂缝，避免了产品早期失效。
2、为了解决上述技术问题，本实用新型采用的技术方案为：
3、高可靠性抗浪涌电流的过瞬态电压保护器件，包括至少两个相对且间隔设置的电极和设于相邻两个电极之间的半导体芯片，所述电极的材料与半导体芯片的材料在热膨胀系数上相适配，所述电极的厚度范围为0.2mm-0.5mm，所述半导体芯片的厚度范围为0.2mm-0.35mm。
4、进一步的，所述半导体芯片为硅芯片，所述电极的材料为钼铜合金、钼或可伐合金。
5、进一步的，所述电极的厚度为0.38mm，所述半导体芯片的厚度为0.3mm。
6、进一步的，所述电极与半导体芯片之间相互焊接，且焊接层的厚度不小于10μm。
7、进一步的，所述电极和半导体芯片共同形成多层复合结构，所述多层复合结构的外表面涂覆有聚酰亚胺或硅树脂。
8、进一步的，还包括封装结构，所述封装结构的材质为绝缘材料，所述多层复合结构置于所述封装结构中。
9、进一步的，所述封装结构的外部形状为长方体、正方体或圆柱体。
10、进一步的，位于最外侧的电极上连接有引线。
11、本实用新型的有益效果在于：
12、本实用新型提供的高可靠性抗浪涌电流的过瞬态电压保护器件，包括至少两个相对且间隔设置的电极和设于相邻两个电极之间的半导体芯片，所述电极的材料与半导体芯片的材料在热膨胀系数上相适配，所以其与半导体芯片做组合及焊接后，在苛刻的应用环境及高温下，对半导体芯片产生的应力小且均衡，从而解决了因应力不匹配导致半导体芯片产生破裂或微裂缝，避免了产品早期失效。同时，相比传统的电极厚度需要0.5mm-1mm，本方案的电极的厚度范围为0.2mm-0.5mm，明显厚度得以减小。使用本方案制得的产品对应的在线良品率可提升至98％以上且可靠性较好，尤其体现在温度循环测试(-40℃～125℃)上，在1000个循环无失效。排除芯片或组装制程的因素，可以通过1500个循环测试，甚至2000个循环测试也无失效。随着可靠性及良品率的解决，半导体芯片组装堆叠使用的数量可由当前4颗提升至5～24颗以内，常温下抗浪涌电流能力由15ka提升至最大30ka，可满足当前苛刻的应用需求。
1.高可靠性抗浪涌电流的过瞬态电压保护器件，包括至少两个相对且间隔设置的电极和设于相邻两个电极之间的半导体芯片，其特征在于，所述电极的材料与半导体芯片的材料在热膨胀系数上相适配，所述电极的厚度范围为0.2mm-0.5mm，所述半导体芯片的厚度范围为0.2mm-0.35mm；所述电极和半导体芯片共同形成多层复合结构，所述多层复合结构的外表面有涂覆层。
2.根据权利要求1所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，所述半导体芯片为硅芯片，所述电极的材料为钼铜合金、钼或可伐合金。
3.根据权利要求1所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，所述电极的厚度为0.38mm，所述半导体芯片的厚度为0.3mm。
4.根据权利要求1所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，所述电极与半导体芯片之间相互焊接，且焊接层的厚度不小于10μm。
5.根据权利要求1所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，还包括封装结构，所述封装结构的材质为绝缘材料，所述多层复合结构置于所述封装结构中。
6.根据权利要求5所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，所述封装结构的外部形状为长方体、正方体或圆柱体。
7.根据权利要求1所述的高可靠性抗浪涌电流的过瞬态电压保护器件，其特征在于，位于最外侧的电极上连接有引线。