本申请涉及半导体，具体涉及一种封装后芯片和电子设备。
背景技术：
1、芯片结合键合线封装在芯片产品中是一种常见的方式，但这种封装由于工艺中晶圆层的低电阻率以及键合线封装的封装端口到晶圆层的寄生电容大的特性，导致封装端口输入信号时，部分信号会输入晶圆层，进而会对芯片的性能造成恶化。
2、目前，解决上述问题的方法主要是通过将出现上述问题的一个或多个封装端口去掉，进而避免芯片性能的恶化。
3、然而，封装端口还起到支撑芯片本体的作用，将部分封装端口去掉后可能会导致芯片从封装中掉落，导致芯片失效。
技术实现思路
1、有鉴于此，本申请提供一种封装后芯片和电子设备，以解决传统方案部分信号输入晶圆层的技术问题。
2、本申请第一方面提供一种封装后芯片，包括裸芯片、导电层、介质层和多个封装端口；所述导电层设置于所述裸芯片的底面与所述介质层的上表面之间，所述介质层的下表面与所述多个封装端口分别相连接，所述导电层与所述裸芯片的底面电连接；所述裸芯片包括的芯片端口通过键合线与所述封装端口相连接，其中，每个所述芯片端口与至少一个所述封装端口相连接；所述导电层的电阻率小于所述裸芯片底面的电阻率。
3、可选地，所述导电层包括形成于所述裸芯片底面上的涂层；或所述导电层粘接于所述裸芯片的底面。
4、可选地，所述导电层为金属层或石墨烯层。
5、可选地，所述导电层为铜层。
6、可选地，所述多个封装端口中的至少一个封装端口接地。
7、可选地，沿垂直于所述导电层的方向，所述裸芯片的底面在所述导电层上表面所在平面上的投影位于所述导电层上，所述导电层的上表面与所述裸芯片的底面相接触。
8、可选地，沿垂直于所述导电层的方向，所述导电层的边缘与所述裸芯片底面的边缘平齐。
9、可选地，沿垂直于所述导电层的方向，所述导电层的边缘与所述介质层的边缘平齐。
10、可选地，所述介质层的上表面与所述导电层相粘接，所述介质层的下表面与所述封装端口相粘接，且所述介质层为柔性材质。
11、本申请第二方面提供一种电子设备，包括：如上述第一方面中任一所述的封装后芯片。
12、本申请提供的封装后芯片，通过在裸芯片的底面与介质层的上表面之间设置导电层，能够将寄生电容产生的输入信号流入电阻率较低的导电层，保证了裸芯片的安全输入，同时由于未改变封装端口的数量和位置，因此保证了裸芯片不会从封装中掉落。
1.一种封装后芯片(1)，其特征在于，包括：裸芯片(11)、导电层(12)、介质层(13)和多个封装端口(14)；
2.根据权利要求1所述的封装后芯片，其特征在于，所述导电层(12)包括形成于所述裸芯片(11)底面上的涂层；或者
3.根据权利要求2所述的封装后芯片，其特征在于，所述导电层(12)为金属层或石墨烯层。
4.根据权利要求3所述的封装后芯片，其特征在于，所述导电层(12)为铜层。
5.根据权利要求1所述的封装后芯片，其特征在于，所述多个封装端口(14)中的至少一个封装端口(14)接地。
6.根据权利要求1所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述裸芯片(11)的底面在所述导电层(12)上表面所在平面上的投影位于所述导电层(12)上，所述导电层(12)的上表面与所述裸芯片(11)的底面相接触。
7.根据权利要求6所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述导电层(12)的边缘与所述裸芯片(11)底面的边缘平齐。
8.根据权利要求7所述的封装后芯片，其特征在于，沿垂直于所述导电层(12)的方向，所述导电层(12)的边缘与所述介质层(13)的边缘平齐。
9.根据权利要求1所述的封装后芯片，其特征在于，所述介质层(13)的上表面与所述导电层(12)相粘接，所述介质层(13)的下表面与所述封装端口(14)相粘接，且所述介质层(13)为柔性材质。
10.一种电子设备(2)，其特征在于，包括如权利要求1-9中任一所述的封装后芯片(1)。