半导体芯片及其制造方法与流程

本发明大体上涉及用于选择性地为半导体装置的电路功能供电的系统及方法。

背景技术：

1、半导体芯片通常被商业化制造为具有在所得装置中可能需要或可能不需要的各种电路。可使用单个硅裸片来创建多个芯片产品，其中一些产品需要附加功能性。因此，一些装置基于其预期的最终用途而被供应。

2、因此，尚需要取决于预期的最终用途来设计更具可定制性的当今半导体装置。

技术实现思路

1、一方面，一种包含形成在衬底上的半导体裸片的半导体芯片包括形成在衬底上的第一电力网格及形成在衬底上的与第一电力网格电隔离的第二电力网格。所述半导体裸片还包括形成在所述衬底上且电连接到所述第一电力网格的第一电路块，且所述第一电力网格经配置为向所述第一电路块供应电力。所述半导体裸片包括形成在所述衬底上且电连接到所述第二电力网格的第二电路块，所述第二电力网格经配置为向所述第二电路块供应电力。第一多个外部电路连接通信地耦合到所述第一电路块且与所述第二电路块通信地隔离。第二多个外部电路连接通信地耦合到所述第二电路块且与所述第一电路块通信地隔离。形成在衬底上的一或多个第一信号引脚经配置为通信地耦合以接收一或多个第一外部信号，且形成在衬底上的一或多个第二信号引脚经配置为通信地耦合以接收一或多个第二外部信号。

2、另一方面，一种制造形成于衬底上的半导体裸片的方法包括：在衬底上形成第一电路块；在衬底上形成第二电路块；将半导体裸片分成第一电力网格及电隔离的第二电力网格，第一电力网格电耦合到所述第一电路块且经配置为向所述第一电路块供应电力，且所述第二电力网格电连接到所述第二电路块且经配置为向所述第二电路块供应电力。所述方法还包括将第一多个外部电路连接通信地耦合到第一电路块，所述第一多个外部电路连接与所述第二电路块通信地隔离；及将第二多个外部电路连接通信地耦合到所述第二电路块，使得第二多个外部电路连接与所述第一电路块通信地隔离。所述方法还包括将所述第一电力网格连接到一或多个第一信号引脚，所述一或多个第一信号引脚经配置为接收一或多个外部信号；及将所述第二电力网格连接到一或多个第二信号引脚，所述一或多个第二信号引脚经配置为接收一或多个外部信号。

技术特征：

1.一种包含形成在衬底上的半导体裸片的半导体芯片，所述半导体裸片包含：

2.根据权利要求1所述的半导体芯片，其中所述第一多个电力线和所述第二多个电力线经配置为接通和关闭。

3.根据权利要求1所述的半导体芯片，其进一步包括第三电路块，所述第三电路块经配置为选择性地为所述第一多个电力线和所述第二多个电力线供应电力。

4.根据权利要求1所述的半导体芯片，其中所述第三电路块经配置为开关。

5.根据权利要求1所述的半导体芯片，其中所述第二电路块经配置为非操作的。

6.根据权利要求5所述的半导体芯片，其中所述第一电路块耦合到所述一或多个第一信号引脚中的至少一者及所述一或多个第二信号引脚中的至少一者。

7.根据权利要求6所述的半导体芯片，其中所述第二电路块耦合到所述一或多个第二信号引脚中的至少一者、而不耦合到所述一或多个第一信号引脚中的任何一者。

8.根据权利要求7所述的半导体芯片，其中所述一或多个第一信号引脚经配置为从电力供应接收电力，且所述一或多个第二信号引脚经配置为接收接地源。

9.根据权利要求8所述的半导体芯片，其中所述第二多个电力线不从所述电力供应接收电力。

10.根据权利要求1所述的半导体芯片，其中所述第一多个电力线经配置为第一电力网格，且所述第二多个电力线经配置为第二电力网格。

11.根据权利要求10所述的半导体芯片，其中通过提供配置为连接到接地源的第一层连接及配置为连接到电力供应的第二层连接来分段所述第一电力网格，且通过提供配置为连接到所述接地源的第三层连接及配置为连接到所述电力供应的第四层连接来分段所述第二电力网格。

12.根据权利要求11所述的半导体芯片，其中所述第三层连接及所述第四层连接不耦合到所述电力供应。

13.根据权利要求12所述的半导体，其中所述第三层连接及所述第四层连接耦合到所述接地源。

14.根据权利要求1所述的半导体芯片，其中流经所述第一电路块的电流不会在所述第二电路块中引起泄漏电流。

15.根据权利要求1所述的半导体芯片，其中所述第一电路块及所述第二电路块经实例化在球栅阵列上。

16.根据权利要求15所述的半导体芯片，其中所述第二电路块通过多个球连接而连接到接地源。

17.根据权利要求1所述的半导体芯片，其进一步包括：

18.根据权利要求17所述的半导体芯片，其进一步包含耦合到所述第一多个外部电路连接的多个外部装置。

19.根据权利要求17所述的半导体芯片，其中所述第一多个外部电路连接与所述第二电路块物理地隔离，并且所述第二多个外部电路连接与所述第一电路块物理地隔离。

技术总结
本申请涉及半导体芯片及其制造方法。半导体芯片包括形成在衬底上的半导体裸片、形成在所述衬底上的第一电力网格及形成在所述衬底上的与所述第一电力网格电隔离的第二电力网格。所述半导体芯片还包括形成在所述衬底上且电连接到所述第一电力网格的第一电路块，及形成在所述衬底上且电连接到所述第二电力网格的第二电路块。所述第一电路块及所述第二电路块分别通信地耦合到第一多个外部电路连接及第二多个外部电路连接。所述半导体芯片还包括形成在所述衬底上的一或多个第一信号引脚及一或多个第二信号引脚，所述第一及第二信号引脚经设计用于接收外部信号。

技术研发人员：班杰明·克尔
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/4/22